一、低电压、低功耗模拟电路的探讨（论文文献综述）
蔡精鹏[1]（2021）在《基于TFET超低功耗神经元设计》文中提出人工智能神经网络已成为当下信息处理技术领域的重要发展方向,相对于软件实现人工神经网络,硬件实现人工神经网络有可以大批量并行处理数据的优势。目前大多数硬件实现的神经元电路由MOSFET器件构成,对于规模越来越大的人工神经网络,电路功耗问题日益严峻。随着器件特征尺寸不断减小,MOSFET器件在纳米量级下短沟道效应越来越严重,使器件功耗和性能恶化,限制了低功耗神经网络的发展。而基于量子隧穿原理的TFET器件,理论上能在室温下获得一个低于60m V/dec的亚阈值摆幅和极高的电流开关比,在低功耗人工神经元电路的实现上有独特优势。本文实现基于GFP-TFET器件的低功耗神经元电路结构,并与MOSFET神经元电路比较,分析两种低功耗神经元电路的优势与缺点,填补TFET在低功耗神经元电路研究领域上的空缺。本文的主要研究内容如下:利用GFP-TFET查找表模型,通过仿真来针对GFP-TFET与MOSFET工艺库的电学特性进行分析与比较,分别从直流和交流的角度阐明GFP-TFET器件特点,探究TFET器件特性在低功耗神经元电路应用上的可行性。应用GFP-TFET电路模型搭建神经元电路子模块。对于对数域电流模式突触电路,运用TFET亚阈值区电流指数特性成功实现了电导传递机制,对偏置电压进行优化,并与MOSFET突触电路进行比较,在截止频率同为100k Hz,电源电压0.8V时,GFP-TFET突触电路电路功耗是121.4n W,远低于MOSFET突触的2356n W。对于动作电位产生电路,利用环形振荡器电路来分析电路传输延时,在不同电源电压下进行分析比较,发现在电源电压低于0.8V后,GFP-TFET器件搭建的动作电位产生电路传输延迟开始逼近甚至低于MOSFET器件。运用上述电路模块搭建了基于广义I&F模型的神经元电路,引入了正反馈机获得数字脉冲,并与MOSFET神经元进行对比,发现相同条件下,GFP-TFET神经元产生脉冲的频率为10.7MHz,MOSFET神经元产生脉冲的频率为3MHz,且前者单次数字脉冲消耗的能量仅约为于MOSFET神经元的三分之一。分析优化GFP-TFET神经元电路参数,进一步降低功耗,优化后的单次脉冲耗能为134f J,比大多数神经元电路都要低很多,证明适合实现大规模并行神经形态处理器。
唐中[2]（2020）在《高性能低成本CMOS温度传感器研究》文中指出CMOS温度传感器因其体积小、易于集成、成本低,而且可直接输出数字信号等优点,广泛用于各类片上系统、工业物联网以及无线传感网络等应用场景。然而不同的具体应用场景对CMOS温度传感器的设计也提出了相应的挑战。如片上系统里的实时时钟校准应用需要高精度的温度传感器;而片上热管理应用强调超小面积以及低电压工作;各类物联网应用则对其功耗提出了苛刻的要求;此外,进一步降低温度传感器在量产中的校准成本也有重要的应用价值。针对上述难点和挑战,本文结合具体的应用场景,按照温度读出电路所处理的不同信号域,开展系统性的CMOS温度传感器研究,先后共完成7款高性能、低成本CMOS温度传感器研制。论文主要的工作和创新点如下:1.电压和电流域读出CMOS温度传感器研究:（1）本文首次分析了带电流增益补偿技术的BJT温度传感器前端电路中存在的多个简并点的问题,提出新型低成本启动电路,保证了电路鲁棒性;（2）结合用于电能计量MCU中RTC校准的应用场景,本文提出新型数字辅助线性化的系统方案,在满足高精度测温需求的同时,兼容多通道复用读出接口,减小了系统设计成本;（3）基于以上创新点,并采用动态元件匹配、电流增益补偿和斩波稳定等技术,本文在标准0.13-μm CMOS工艺下设计了一款兼容性强、精度高的CMOS温度传感器,可实现在-40?C到125?C的温度范围内,一点校准后实测误差仅为±0.47?C（3σ）。（4）针对CMOS温度传感器在先进工艺下设计难度大、在工业应用中校准难等挑战,本文提出了适用于电流域温度读出方案的新型动态电流增益抵消技术,在不增加额外功耗、面积等成本的情况下,提升了测温精度;（5）基于以上技术,本文在标准55-nm CMOS工艺下设计了一款免校准电流域读出CMOS温度传感器,在-40?C到125?C的温度范围内不校准的实测误差为±1.7?C（3σ）,芯片面积仅为0.0146 mm2。2.时域和频域读出CMOS温度传感器研究:（1）本文针对现有占空比调制输出的CMOS温度传感器面积大、工作电压高等问题,提出了新型电容复用电压-占空比转换器,同等条件下减小50%的电容面积,并提升了转换精度;（2）利用所提出的电容复用电压-占空比转换器,本文在标准0.13-μm CMOS工艺下设计了两款高性能低成本CMOS温度传感器。所设计的BJT型传感器可在-10?C到100?C范围内,一点校准后误差仅为±0.38?C（3σ）,芯片面积仅为0.073 mm2。而采用动态偏置电阻前端的传感器则支持1 V以下的供电电压,芯片面积仅为0.025 mm2。（3）本文结合BJT模拟前端和基于环形振荡器的频域读出接口,提出了两步动态范围优化的技术,在标准0.13-μm CMOS工艺下实现了一款支持75 kSa/s转换速率的CMOS温度传感器。3.全数字CMOS温度传感器研究:（1）本文提出基于亚阈值漏电的全数字小面积CMOS温度传感器架构,该设计自带电源波动抑制能力,解决了传统基于环形振荡器的读出架构对电源波动敏感的问题。（2）基于该架构,本文在SMIC 55-nm CMOS工艺实现了一款全数字CMOS温度传感器,该设计核心面积仅为1770μm2,可在0.8 V到1.3 V的宽供电电压范围内正常工作;在-40?C到125?C范围内,两点校准后的误差仅为±0.7?C（3σ）;（3）在上述研究基础上,提出了功耗更低、鲁棒性更强的延时单元结构,并设计了兼容性更强的频率-数字转换器;该设计在UMC 55-nm CMOS工艺进一步流片验证。实测结果显示,改进后的温度传感器在保持小面积（2454μm2）的同时,实现了更低功耗（0.86μW）和更高能量效率（0.26 pJ·K2）,与现有国际同类高水平设计相比,更具先进性。
陈笑[3]（2020）在《低电压低功耗Σ-Δ调制器关键技术研究》文中提出作为电子系统中重要的接口模块,模数转换器（Analog-to-Digital Converter,ADC）被应用于各类电子设备之中。随着半导体制造工艺和集成电路设计技术的不断进步,针对数字集成电路的协同设计需求和生物医疗、音频电子设备以及能量采集系统等应用场景,低电压低功耗ADC逐渐成为学术界和工业界的研究热点之一。因此,对低电压低功耗ADC主要类型之一的Σ-Δ调制器进行研究,具有十分重要且深远的意义。本文作者以低电压低功耗Σ-Δ调制器为研究对象,对其工作原理和低功耗设计技术进行深入研究和探讨。本文主要内容及创新点如下:（1）三阶CIFF（Cascade of Integrators Feedforward）结构1位Σ-Δ调制器的行为级建模。本文首先根据调制器的性能设计要求,确定调制器的阶数为3、量化位数为1。调制器选择具有低信号输出摆幅的CIFF结构进行设计,以确保能够较好地在低电压环境下（0.9V）工作。设计电路之前,在MATLAB/Simulink环境下搭建了调制器所对应的系统级模型,并进行了行为级仿真工作。在仿真过程中,着重对时钟抖动、积分器噪声、放大器以及量化器的非理想特性这几种因素进行分析和建模,研究它们对调制器性能的影响。行为级仿真结果显示,所设计调制器模型的信噪比（Signal to Noise Ratio,SNR）为89.0d B,信噪失真比（Signal to Noise&Distortion Ratio,SNDR）为88.2d B,满足设计要求,并为后续的电路级设计工作留下了一定的性能裕量。（2）三阶CIFF结构1位Σ-Δ调制器的电路级设计。基于行为级模型,本文在0.9V的电源电压下使用40nm CMOS工艺完成了三阶CIFF结构1位Σ-Δ调制器的电路级设计工作。调制器中对第一级积分器电路的结构进行改进,使得积分器在不同的时钟相位接收来自调制器输入端和反馈数模转换器（Digital-to-Analog Converter,DAC）的信号,从而降低采样电容失配和采样支路中的开关噪声对调制器性能的影响。此外,调制器使用栅压自举开关以提升采样信号的线性度,并使用下极板采样技术避免采样开关注入电荷的影响。为获得较大的信号输出摆幅,运算放大器采用两级级联的共源结构实现。由于比较器的非理想因素对调制器的性能影响较小,所以采用简单的两级动态结构以避免消耗更多的额外功率。后仿真结果表明,调制器的SNR为85.5d B,SNDR为83.8d B,动态范围（Dynamic Range,DR）为85.1d B,核心功耗为1.25m W。与国际高水平文献相比,该调制器的品质因数（Figure-of-Merit,FOM）处于中等偏上水平。（3）嵌入FIR滤波器的三阶1位Σ-Δ调制器设计。为了提升调制器的品质因数,本文对三阶CIFF结构1位Σ-Δ调制器的结构进行了改进。改进后的调制器同样使用40nm CMOS工艺设计,其电源电压仍然为0.9V。为了在低电压环境下进一步降低积分器的输出信号摆幅,反馈回路中增加了2抽头FIR滤波器。该滤波器使用数字电路结构实现,从而避免无源元件之间的失配对调制器性能的影响。另外,栅压自举开关中增加了相关辅助电路以消除衬底偏置效应对开关线性度的影响。为了提升跨导效率和降低功耗,两级放大器被改为反相器式结构。然而,改进放大器结构能够节省的功耗比较有限,因此放大器被分成相同的两部分,并在采样阶段部分关闭,从而达到大幅降低功耗的目的。两级动态比较器的结构也进行了改进以降低功耗并减小回踢噪声的影响。芯片测试结果表明,改进后的调制器的SNR、SNDR分别为87.1d B和85.6d B,DR为87.2d B。调制器的核心功耗为0.84m W。与国际高水平文献相比,改进后的调制器具有最优的品质因数。（4）基于伪差分反相器的四阶1位Σ-Δ调制器设计。本文在三阶调制器的基础上,使用40nm CMOS工艺设计了一种四阶CIFF结构1位Σ-Δ调制器。与前两款调制器不同的地方在于,积分器中的全差分放大器采用伪差分反相器实现。积分器中增加了补偿电容,这样就可以在消除反相器输入失调电压的影响的同时,降低积分器性能对其直流增益的敏感度。为了减小工艺角—电压—温度（Process-Voltage-Temperature,PVT）环境变化对反相器性能的影响,调制器中增加了额外的低压差稳压器（Low Dropout Regulator,LDO）电路调节反相器的电源电压和工作点以维持反相器的跨导恒定。两级结构比较器则简化为单级结构以进一步降低功耗。根据后仿真结果可知,调制器的SNR和SNDR分别为86.1d B和84.9d B,DR为86.3d B。调制器核心功耗为0.93m W。与国际高水平文献相比,该调制器具有较优的品质因数。
吴琪[4]（2020）在《低电压抗PVT可编程增益放大器设计与实现》文中研究指明当前火热的物联网正推动着短距离无线通信传输快速发展,使得低功耗无线通信终端成为研究热点。随着CMOS工艺的进步,通过降低电源电压实现低功耗设计成为最直接有效的方式。可编程增益放大器作为无线通信接收链路的重要模块,担负着调节增益的任务。因此研究低电压可编程增益放大器具有重要意义。为解决低电压下可编程增益放大器的增益随工艺-电压-温度（Process-Voltage-Temperature,PVT）剧烈变化而降低接收链路解调性能的问题,论文提出了基于全局主从控制的抗PVT变化增益粗调级电路。增益粗调级主级电路选择电阻自偏置负载差分放大器,其结构简单、功耗低,并通过跨导自动调节单元构造与电阻倒数相关的跨导,最终将增益转化为两个电阻的比值。增益粗调级从级等比例复制主级电路,在低电压操作下实现了很好的抗PVT特性。与超级源跟随器方案相比,本设计在多级级联时更具有低功耗优势。设计了输出电压自适应调节电路确保增益粗调级主级电路中误差检测放大器在低电压下的正常工作。改进了跨导-跨阻型增益精调级,并通过Class-AB输出级提升低电压下电路的驱动能力。在整个设计中广泛使用主从结构自适应尾电流源,缓解电压裕度需求的同时提供很高的共模抑制比。经前后仿真验证后流片、测试,测试结果表明:低电压抗PVT可编程增益放大器在0.7V电压下能很好地实现增益放大及调节功能,其在12d B～60d B增益动态范围内以2d B增益步进,造成1.05d B的增益误差。整体接收链路的灵敏度可达到-95d Bm,满足应用要求。为解决测试时增益误差偏大的问题,提升交流耦合的抗PVT能力,对级联电路进行了设计优化,改进了传统的密勒电容型负反馈直流失调消除（Direct Current Offset Cancellation,DCOC）电路。仿真结果表明采用改进的负反馈DCOC增益粗调级放大器随工艺角的变化,其增益仅变化0.723d B。改进后的整体可编程增益放大器在0.7V电压下消耗0.71m W功耗,对低频小信号抑制能力达到-45d B,-0.5d B带宽上限频率f H达到4.75MHz,下限频率f L为341k Hz,抗PVT能力提升的同时带宽得到进一步扩大。
韩珊珊[5]（2020）在《12bit 500KS/s低功耗ADC设计》文中研究表明随着无线传感网络（Wireless Sensor Networks,WSN）技术的快速发展,环境变量监测、生物医疗及可穿戴便携设备得到了广泛应用。其中,低功耗、中高精度的模数转换器是必不可少的模块。在多种ADC结构中,逐次逼近型模数转换器（SAR ADC）凭借其低功耗和结构简单的特点得到了广泛应用。然而,在某些要求高精度的应用中,delta-sigma ADC是一种常用结构。面向低电压低功耗的应用,论文设计了一款12bit精度、500KS/s采样率的ADC。在系统结构上,采用SAR ADC与Incremental sigma-delta modulator（sigma-delta调制器,SDM）的混合结构,该结构同时结合了SAR ADC低功耗和ISDM高精度的特点,SAR ADC完成10bit粗量化之后,由ISDM对其转换余量进行4bit的细量化,其中包含了2bit级间冗余。论文提出了一种基于MSB-Split结构的低电压、低功耗开关算法,在MSB-Split DAC结构基础上结合联合、浮置技术,即通过将差分两端的电容下极板共接以产生等效的第三参考电平和最后一位电容采用单边悬浮的方式,与传统开关算法相比,开关能量降低99.7%、电容数目降低75%;设计了基于时域积分器结构的IncrementalΣ-Δ调制器,在避免产生大量静态功耗的同时实现了ISDM完整的一阶噪声整形效果;考虑到SAR ADC中的比较器失调电压会导致粗转换余量超出ISDM的积分范围,采用了失调电压前台校准技术来消除比较器的失调误差;另外还设计了异步时序产生电路以确保ADC的有序工作。论文基于TSMC 40nm工艺设计了具体的电路和版图,并进行了前仿真和后仿真。核心版图面积为2708)*1908)。后仿真结果表明,在0.6V工作电压、500KS/s采样率下,有效位数（ENOB）为11.4bit,信噪失真比（SNDR）和无杂散动态范围（SFDR）分别达到了70.6d B、74.9d Bc。功耗为5.0μW,品质因子（FOMw）低至3.7f J/conv.-step,满足设计要求。
杨静萱[6]（2020）在《逐次逼近型模数转换器（SAR ADC）关键技术研究》文中研究说明模数转换器（ADC,Analog-to-Digital Converter）作为将模拟信号转换为数字信号的桥梁一直都是生物医学类信号处理系统的主要依靠和关键技术,逐次逼近型（SAR,Successive Approximation Register）ADC作为低功耗,中等速度和精度的代表,其电路结构采用数字电路和模拟电路相结合的方式,有效减少模拟器件的使用,减少整体系统的面积,降低功耗,因此被广泛应用于生物医学传感器系统中。本文提出能用于差分12位逐次逼近型模数转换器的亚阈值动态锁存比较器,相比传统结构克服了比较器工作在低电压时,因延迟时间的增加而导致整个SAR ADC速度的降低。通过研究比较器中前置预放大结构的工作特性,提出电容控制型前置预放大电路,提升比较器的精度至4μV,避免由于比较器精度的限制而导致SAR ADC整体分辨率的下降。亚阈值动态锁存比较器采用低电源电压供电方式,实现比较器的功耗仅为0.68μW,12-bit SAR ADC整体功耗为8.68μW,相比于传统的SAR ADC有效减少电路整体功耗。在比较器传统失配校准方法的基础上,设计通过分割比较器复位时间的方法,实现在不降低比较器工作速度的情况下,校准比较器的失配。使比较器的失配电压均值从-22.58μV降低至-3.2μV。基于VCM-based开关逻辑,分段电容阵列和亚阈值动态锁存比较器技术,实现一个12位低供电电压的逐次逼近型模数转换器。在TSMC 65nm CMOS工艺下,采用0.9V电源电压供电时,12-bit SAR ADC实现1.8MS/s采样率,输入信号频率为870kHz,电路测试的SNDR为73.52dB,SFDR为91.6dB,有效位数为11.92-bit,FOM为1.25fJ/cov-step,功耗为8.68μW。
黎国栋[7]（2020）在《低功耗的打印机耗材芯片电源管理模块设计》文中提出在单总线通信协议下,主机和从机之间只用一条线进行通信,这根线既要充当信号线,又要充当电源线。在通信状态时,这根线不能一直为高电平,在有的时间段内会被切换到低电平,该时间段内芯片内部电路没有供电输入,只能由存储在电源电容上的电荷给电路供电,这样,对于内部电路来说,其输入电源就会发生掉电。信号线保持下拉的时间越长、内部电路功耗越大,电源电压将掉电越多。当电源电压值过小时,其所驱动的电路性能将变差,有的甚至无法工作,这就需要芯片内部电路模块采用低压低功耗设计,以保证电路即使在输入电源掉电情况下也能够正常工作。论文针对单总线通信协议下的打印机耗材芯片,就其内部三个常见的与电源管理相关的电路模块:电压参考源（Vref）、无大电容低压差线性稳压器（LDO）、用于FLASH或EEPROM浮栅管擦写所需的高压电荷泵（Pump）,提出了在2V～3.3V变化的电源供电下,也能正常工作的低功耗设计方法,具有较强的实用价值。电压参考源的设计选用电流模求和的带隙基准电压参考源结构,输入电压限为1.3V,小于最低输入电压2V;运放电路采用无偏置电路的单级运算放大器,减少了电路的支流条数,降低了电路的功耗。LDO采用PMOS型功率管架构,保证了电路在2V的低输入电压下也能实现1.5V的稳压输出;运放电路同样采用无偏置电路的单级运算放大器,并采用简单的密勒电容补偿法保证环路的稳定,减少了电路的总支流条数,使电路的功耗得到降低。电荷泵采用基于Dickson电荷泵架构下的优化CTS结构,消除了二极管在每级的阈值压损,提高了升压效率;级数采用2V输入电压下的最低功耗级数设计,保证低输入电压时也能有18V的高电位输出;并采用控制时钟驱动电路的开启与关断进行稳压,减少了时钟驱动电路的功耗。实现了三个模块各自的低压低功耗设计。论文采用Cadence Spectre仿真器,基于华虹宏力HHgrace 0.13um 3.3V FLASH工艺模型（tt）,对电路进行仿真。电压参考源,温漂系数为10ppm/℃,低频电源抑制比51.5d B,静态电流7.5μA,和传统的结构相比,静态降低约28%。LDO输出电压1.5V,低频电源抑制比83d B,负载电流在10μS内跳变5m A的情况下,瞬态响应良好,静态电流11μA,与传统架构相比,降低约21%。电荷泵输出电压18V,在2V最低输入电压下,驱动负载电流为2μA时,建立时间57μS,纹波电压小于400m V。
辛昕[8]（2020）在《面向无线体域网的低功耗模数混合电路关键技术研究》文中提出随着大众健康意识的提高和大规模集成电路的发展,无线体域网（WBANs）中可穿戴的医疗设备为国民的身体健康提供了新的保护伞。生物医疗芯片是医疗设备最核心的部分。生物医疗芯片面临的设计难点包括:功耗高、功能复杂、性能要求高和可靠性高。因此本文主要对生物医疗芯片中核心电路的低功耗设计方法和关键实现技术展开深入的研究,具体研究内容如下:1、电源管理模块中低功耗低压差线性稳压器（LDO）的关键技术研究,针对生物医疗芯片对电源线性调整率、负载调整率、低频PSRR以及瞬态响应的性能需求,提出交叉耦合Class-AB推挽输入级提高了输出阻抗,增强了环路增益。提出亚阈值瞬态增强电路通过检查输出点电压变化,产生较大下拉电流降低功率PMOS管栅端电压,降低LDO欠冲电压和恢复时间。采用SMIC 0.18μm CMOS工艺进行版图设计并仿真,所设计的LDO面积仅有156.3μm×98μm。在1.2V供电下,输出最大电流为100m A,驱动最大负载电容是100p F。满载下和空载下的静态电流分别为41.8μA和43μA,瞬态优值Fo M为0.08ps,效率为99.96%。2、低功耗低速SAR ADC关键技术研究,针对SAR ADC中的电容阵列面积,开关功耗和比较器动态失调电压等问题,提出了两种新型开关时序。第一种是两步开关时序,粗量化采用可变分辨率开关时序来降低高位产生的功耗,精量化采用单调开关时序来降低低位产生的功耗,同时采用C-2C结构降低SAR ADC电容阵列面积。第二种是采样减半开关时序,减少了一个参考电平的使用,降低SAR ADC参考电平的功耗,提出的两种开关时序均没有复位功耗。此外,为了提高比较器在低压下的速度,提出衬底驱动技术和交叉耦合背靠背的反相器增强了比较器正反馈,降低了比较器延迟,并采用Cascode电流源来降低由于共模点变化导致的动态失调电压。在TSMC0.18μm 1P6M标准CMOS工艺上对采样率为10KS/s的异步10-bit SAR ADC的进行版图设计并仿真,SAR ADC有效面积为700μm×340μm。SAR ADC在0.4V供电下功耗为30.4n W,SNDR和SFDR分别为58.75d B和69.28d B,Fo M可达4.32f J/Conversion-step,电路各项指标均满足设计要求。3、基于离散时间模拟计算的低功耗模拟有限冲击响应（FIR）滤波器关键技术研究,针对生物医疗芯片中抗混叠滤波器高功耗、大面积和滤波器性能差等问题,基于离散时间模拟计算的概念,本论文提出一种模拟9-tap FIR模拟滤波器。采用低功耗四象限电压模乘法器实现FIR滤波器乘法运算,提出的乘法器采用PMOS管代替NMOS管来降低1/f噪声和衬底噪声影响,因为整个乘法器工作在亚阈值区,因此乘法器具有极低的功耗;采用时域交织技术实现模拟FIR滤波器的延时功能。此外,该滤波器还引入了旋转开关矩阵,有效避免Sinc函数的影响,实现与同阶数数字FIR滤波器相同的功能。提出模拟FIR滤波器在SMIC 0.18μm 1P6M 1.8V标准CMOS工艺进行电路仿真,其中模拟乘法器在供电为0.6V和负载电容为100f F下,功耗仅有77n W,带宽为1.4MHz,总谐波失真小于4%;模拟9阶FIR滤波器面积为625μm×345μm。在供电为0.6V和负载电容100f F条件下,模拟9阶FIR滤波器的采样频率为1MHz,带宽为100KHz,截止频率为350KHz,带外抑制大于-30d B,带内的信号的ENOB为7.42-bit,与同阶数数字FIR滤波器相比,能耗降低了72.2%。4、中速低功耗模数混合电路关键技术研究,针对抗混叠模拟9-tap FIR滤波器输入幅度小、输出精度低以及输出衰减等问题,首先通过滤波器本身电容电荷共享技术,实现了高线性度乘法器,提高了输入摆幅和信噪比,其次IIR滤波器也避免了输出衰减的问题。采用多通道时域交织技术,不仅优化了滤波器的频率特性,而且优化SAR ADC的速度。芯片采用TSMC 40nm 1P8M CMOS工艺进行流片验证。整个芯片的面积是1mm×1mm,模拟13阶IIR滤波器和SAR ADC总面积是280μm×240μm。测试结果表明,13阶模拟IIR滤波器在供电1.1V下,功耗为38.06μW。IIR滤波器采样率为40MHz,带宽为1MHz,截止频率为5MHz,带外抑制基本大于-40d B,IMD3为-63.8d B;SAR ADC在采样率为10MHz时,整体功耗为54.2μW,其Fo M是7.93f J/Conv.-step,INL和DNL都在±1LSB以内,无误码和漏码,整个模数混合电路满足生物医疗芯片功耗、面积、滤波器性能以及精度的要求。
周旭[9]（2020）在《基于UPF的低功耗设计与研究》文中提出近年来,随着集成电路行业飞速发展,半导体工艺不断进步,晶体管的工艺尺寸不断缩小,芯片的面积不断缩小,集成度不断提高,性能不断提升,系统的工作频率越来越高,这导致了芯片的功耗越来越大。功耗的增大不仅使消费类电子设备的续航能力变差,而且会导致芯片局部功率密度越来越大,高速工作的芯片局部温度升高,芯片的散热和封装成本提升,更引起了芯片的失效时间缩短、速度变慢、漏电增大等问题。因此,功耗带来的设计挑战越来越大,低功耗设计已成为芯片设计中重要的环节。本论文研究了数字电路功耗的来源,分析了动态功耗和静态功耗的组成及其影响因素,进一步分析了各种低功耗设计方法。接着在对传统低功耗设计方法研究的基础上,论文研究了基于统一电源格式（UPF,Unified Power Format）的低功耗设计方法,介绍并分析了 UPF的概念和设计流程,研究了 UPF中各种低功耗单元的设计规则以及UPF中电源管理模块（PMU,Power Management Unit）的设计方法。最后,将基于UPF的低功耗设计方法与流程应用到AMOLED驱动芯片设计中,用到了多电压域、门控时钟、门控电源、多阈值电压等低功耗设计方法。该芯片基于UMC 40nm CMOS工艺,目标工作频率100MHz,总功耗最大不超过60mW,面积不超过260万平方微米。首先,在RTL（Register Transfer Level）设计阶段,根据芯片在不同显示模式下采用不同的时钟管理策略来降低功耗。此外,根据各个图像处理算法的工作状态手动地插入门控时钟单元来降低动态功耗。其次,规划并设计了芯片的UPF低功耗架构,根据不同的显示模式将系统划分成不同的电压域,采用了 UPF描述实现了 AMOLED驱动芯片的低功耗架构。接着对电源管理模块（PMU）进行了研究与设计,用来实现不同显示模式下电源状态的切换以及特殊低功耗标准单元的时序控制,并且用Synopsys公司的MVSIM-native和VCS工具对RTL设计与UPF设计进行联合低功耗仿真验证,在前端设计就保证UPF低功耗意图与电源管理模块设计的正确性。接下来用Design Compiler工具进行了基于UPF的低功耗逻辑综合,综合阶段采用多阈值电压设计方法来降低静态功耗,生成了包含特殊低功耗标准单元的网表,对网表进行了多电压规则查检,用Prime Time工具进行了静态时序分析,分析结果满足目标工作频率。最后用PTPX（Prime Time PX）工具对功耗结果进行了分析,本论文基于UPF的AMOLED低功耗设计在正常显示模式下总功耗为47.8mW,AOD（Always-on Display）显示模式下总功耗为23.2mW,sleep in休眠模式下总功耗为0.1369mW;而传统AMOLED设计在正常显示模式下总功耗为63.4mW,AOD（Always-on Display）显示模式下总功耗为30.7mW,sleep in休眠模式下总功耗为0.4019mW。两者相比,基于UPF的低功耗设计在三种模式下的功耗分别降低了 24.61%,24.43%,65.94%。此外还分析了基于UPF的低功耗设计对电路的时序、面积带来的影响。研究结果表明本论文基于UPF的低功耗设计方法满足该AMOLED驱动芯片设计的目标功耗、时序、面积等要求。
王鹏[10]（2020）在《高性能CMOS多级运算放大器的研究与设计》文中研究说明当前,运算放大器及其反馈网络可用于实现输入模拟信号之间的多种数学运算及信号处理,这些信号处理电路的性能主要取决于运算放大器的性能,研究提高运算放大器性能的设计方法和电路结构有重要的理论意义和实用价值。用于衡量运算放大器性能的众多指标之中,增益和功耗是最主要的性能参数,然而两者往往难以同时实现,需要根据具体应用进行折中,为解决高精度要求的ADC/DCA、仪表放大器及音频放大器等应用场合对高增益、低功耗运算放大器的要求,本文以提高运算放大器的增益和降低运算放大器的功耗为主要任务,开展了如下研究。本文首先设计了一款高增益的三级运算放大器,采用五管全差分、套筒式共源共栅和典型共源极作为放大级,并设计了共模反馈、频率补偿和偏置电路。基于运放的零极点理论和极点分裂效应,分别对该运放应用了嵌套式密勒补偿（NMC）和阻抗调节补偿（IAC）技术。采用TSMC 0.18μm CMOS工艺库中耐压值3.3V的晶体管及HSPICE软件该运放进行了仿真,当电源电压为3V时,其开环增益为155d B,单位增益带宽为110MHz,采用NMC补偿结构时其相位裕度为84°、静态功耗为7.07m W,采用IAC补偿结构时其相位裕度为58.3°、静态功耗为7.14m W。为了提高低电压低功耗情形下运算放大器的增益,对比研究当前增益提高的设计方法后,本文设计了一款低功耗且具有较高增益的三级运算放大器。第一级为全差分输入级,第二级为互补型交叉耦合电流镜负载放大器,在继承电流镜负载高增益优点的同时实现了双端输出,第三级为共源极结构以增大输出摆幅,放大电路均使用Self-Cascode增加输出阻抗以提高增益。此外还设计了共模反馈、频率补偿及偏置电路。基于运放的零极点理论和极点分裂效应,采用阻尼因子抑制补偿（DFCFC）技术进行频率补偿以保证运算放大器的稳定性。采用TSMC 0.18μm CMOS工艺库中耐压值1.8V的晶体管,分别用HSPICE软件和Cadence软件对所设计的运算放大器进行了仿真。当电源电压为1.8V时,其增益为123d B,相位裕度为62°,单位增益带宽为76MHz,静态功耗为0.512m W;当电源电压为1.3V时,其增益为90.8d B,相位裕度为62.3°,单位增益带宽为70MHz,静态功耗为0.176m W。仿真结果表明,降低电源电压并使用Self-Cascode电路结构后,运算放大器的功耗显着降低且获得了较高的增益,这些研究成果为低功耗、高增益运算放大器的设计提供了参考思路。
二、低电压、低功耗模拟电路的探讨（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、低电压、低功耗模拟电路的探讨（论文提纲范文）
（1）基于TFET超低功耗神经元设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外动态研究 |
| 1.3 本论文的主要内容 |
| 第二章 神经元电路及TFET基本原理介绍 |
| 2.1 神经元工作原理 |
| 2.2 神经元模型 |
| 2.2.1 模拟生物神经元的物理现实模型 |
| 2.2.2 受生物学启发的神经元模型 |
| 2.3 神经元电路模块 |
| 2.3.1 突触电路 |
| 2.3.2 动作电位产生电路 |
| 2.4 MOSFET和 TFET工作原理 |
| 2.4.1 MOSFET工作原理 |
| 2.4.2 TFET工作原理 |
| 2.5 本章小结 |
| 第三章 GFP-TFET建模及电学特性分析 |
| 3.1 GFP-TFET结构及模型建立 |
| 3.1.1 GFP-TFET结构 |
| 3.1.2 电路模型建立 |
| 3.2 器件直流特性对比 |
| 3.2.1 输出特性 |
| 3.2.2 转移特性 |
| 3.3 器件交流特性对比 |
| 3.3.1 跨导及输出电阻 |
| 3.3.2 电容特性对比 |
| 3.3.3 固有小信号电压增益 |
| 3.4 本章小结 |
| 第四章 基于TFET器件的神经元电路 |
| 4.1 低功耗突触电路 |
| 4.1.1 对数域突触电路结构 |
| 4.1.2 突触功能仿真 |
| 4.1.3 幅频特性分析 |
| 4.1.4 电路性能对比 |
| 4.2 动作电位产生电路的实现 |
| 4.2.1 电路结构 |
| 4.2.2 性能对比 |
| 4.2.3 输出延时分析 |
| 4.3 神经元电路实现 |
| 4.3.1 神经元电路结构 |
| 4.3.2 结构优化及功能仿真 |
| 4.3.3 性能对比与功耗优化 |
| 4.4 本章小结 |
| 第五章 总结 |
| 5.1 论文主要工作和成果 |
| 5.2 后续工作的展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（2）高性能低成本CMOS温度传感器研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 缩写、符号清单、术语表 |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 CMOS温度传感器的挑战 |
| 1.3 CMOS温度传感器的研究现状 |
| 1.4 论文研究内容和目标 |
| 1.5 论文架构和章节安排 |
| 2 CMOS温度传感器的架构分类及关键电路设计技术基础 |
| 2.1 基于信号域的CMOS温度传感器架构分类 |
| 2.2 基于电压/电流域读出的CMOS温度传感器架构 |
| 2.2.1 基于电压域读出的CMOS温度传感器 |
| 2.2.2 基于电流域读出的CMOS温度传感器 |
| 2.2.3 基于电压/电流域读出的CMOS温度传感器架构性能总结 |
| 2.3 基于时域/频域读出的CMOS温度传感器架构 |
| 2.3.1 基于时域读出的CMOS温度传感器 |
| 2.3.2 基于频域读出的CMOS温度传感器 |
| 2.3.3 基于时域/频域读出的CMOS温度传感器架构性能总结 |
| 2.4 其他类型CMOS温度传感器 |
| 2.5 CMOS温度传感器电路设计关键技术基础 |
| 2.5.1 斩波稳定技术 |
| 2.5.2 自动调零技术 |
| 2.5.3 动态元件匹配技术 |
| 2.5.4 过采样和量化噪声整形技术 |
| 2.6 本章小结 |
| 3 基于电压/电流域读出的CMOS温度传感器设计 |
| 3.1 高精度BJT型 CMOS温度传感器设计所面临的挑战 |
| 3.1.1 有限电流增益 |
| 3.1.2 发射极等效电阻 |
| 3.2 降低有限电流增益影响的电路设计技术 |
| 3.2.1 电流增益等效增强技术 |
| 3.2.2 电流增益补偿技术 |
| 3.3 采用电流增益补偿技术后偏置电路的简并点分析 |
| 3.4 用于电能计量MCU的高精度电压域读出CMOS温度传感器设计 |
| 3.4.1 用于电能计量MCU的温度传感器需求介绍 |
| 3.4.2 面向电能计量MCU的电压域高精度温度传感器架构设计 |
| 3.4.3 基于PNP三级管的模拟前端电路电路设计 |
| 3.4.4 电压域读出接口电路设计 |
| 3.4.5 测试结果及分析 |
| 3.5 基于电流域读出的免校准CMOS温度传感器设计 |
| 3.5.1 免校准CMOS温度传感器在片上热管理的应用 |
| 3.5.2 基于PNP三极管的电流域免校准温度传感器读出系统架构 |
| 3.5.3 动态电流增益补偿技术 |
| 3.5.4 具体电路实现 |
| 3.5.5 测试结果及分析 |
| 3.6 本章小结 |
| 4 基于时域/频域读出的CMOS温度传感器设计 |
| 4.1 电容复用的直接电压-占空比转换器 |
| 4.1.1 现有电压/电流-占空比转换器 |
| 4.1.2 电容复用电压-占空比转换器 |
| 4.2 基于BJT的时域占空比调制输出温度传感器设计 |
| 4.2.1 电路实现 |
| 4.2.2 芯片测试和分析 |
| 4.3 基于电阻的时域占空比调制输出温度传感器设计 |
| 4.3.1 CMOS工艺下的电阻 |
| 4.3.2 基于电阻的占空比调制输出温度传感器架构 |
| 4.3.3 电路实现 |
| 4.3.4 测试验证与分析 |
| 4.4 基于BJT的频域读出高速CMOS温度传感器设计 |
| 4.4.1 系统架构设计 |
| 4.4.2 两步动态范围提升 |
| 4.4.3 具体电路设计 |
| 4.4.4 工艺偏差和电压灵敏度仿真分析 |
| 4.4.5 测试结果及分析 |
| 4.5 本章小结 |
| 5 全数字小面积低功耗CMOS温度传感器设计 |
| 5.1 基于RO的全数字CMOS温度传感器的优势和挑战 |
| 5.2 现有抗电源抑制RO读出数字CMOS温度传感器方案 |
| 5.3 所提出的抗电源抑制RO读出数字CMOS温度传感器方案 |
| 5.3.1 漏电流-频率转换 |
| 5.3.2 电压灵敏度分析 |
| 5.4 基于SMIC55-nm CMOS工艺的全数字超小面积CMOS温度传感器设计 |
| 5.4.1 整体电路架构设计 |
| 5.4.2 具体电路设计和仿真分析 |
| 5.4.3 测试结果及分析 |
| 5.4.4 和现有工作比较 |
| 5.5 基于UMC55-nm CMOS工艺的全数字低功耗CMOS温度传感器设计 |
| 5.5.1 低功耗延时单元改进 |
| 5.5.2 电压灵敏度的鲁棒性改进 |
| 5.5.3 低功耗FDC |
| 5.5.4 芯片测试及验证 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 本文工作总结 |
| 6.2 未来研究展望 |
| 参考文献 |
| 作者简历 |
| 攻读博士学位期间的主要研究成果 |
（3）低电压低功耗Σ-Δ调制器关键技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 绪论 |
| 1.1 课题研究背景 |
| 1.2 低电压低功耗Σ-Δ调制器的研究现状 |
| 1.2.1 集成电路工艺发展带来的设计挑战 |
| 1.2.2 国内外的研究现状 |
| 1.3 本文研究的主要内容和章节安排 |
| 1.3.1 本文中Σ-Δ调制器架构的讨论和选择 |
| 1.3.2 本文研究的主要内容和具体结构安排 |
| 参考文献 |
| 第2章 Σ-Δ调制器的原理和结构 |
| 2.1 Σ-Δ调制器相关概念 |
| 2.1.1 奈奎斯特ADC与过采样ADC |
| 2.1.2 采样信号与抗混叠滤波器 |
| 2.1.3 量化原理 |
| 2.1.4 Σ-Δ调制器相关性能参数 |
| 2.2 Σ-Δ调制器的原理 |
| 2.2.1 一阶Σ-Δ调制器原理 |
| 2.2.2 二阶Σ-Δ调制器原理 |
| 2.2.3 高阶Σ-Δ调制器原理简介 |
| 2.3 高阶Σ-Δ调制器的稳定性问题和拓扑结构 |
| 2.3.1 高阶单环Σ-Δ调制器的稳定性分析 |
| 2.3.2 高阶单环Σ-Δ调制器结构 |
| 2.3.3 级联型Σ-Δ调制器结构 |
| 2.4 本文Σ-Δ调制器的结构选择 |
| 2.5 本章小结 |
| 参考文献 |
| 第3章 三阶CIFF结构1位Σ-Δ调制器的行为级建模 |
| 3.1 调制器NTF(z)和相关系数的确定 |
| 3.2 调制器中非理想因素的分析和建模 |
| 3.2.1 时钟抖动 |
| 3.2.2 积分器中的噪声分析 |
| 3.2.3 放大器中非理想因素的影响 |
| 3.2.4 量化电路非理想特性的影响 |
| 3.3 非理想调制器模型整体仿真结果 |
| 3.4 本章小结 |
| 参考文献 |
| 第4章 三阶CIFF结构1位Σ-Δ调制器的电路级设计 |
| 4.1 调制器的整体电路设计 |
| 4.2 第一级积分器电路的设计 |
| 4.3 开关电路的设计 |
| 4.3.1 单管MOS开关 |
| 4.3.2 CMOS开关 |
| 4.3.3 栅压自举开关 |
| 4.3.4 开关的精度问题 |
| 4.4 放大器的设计 |
| 4.4.1 放大器电路结构的选择与性能指标分析 |
| 4.4.2 共模反馈电路的设计 |
| 4.4.3 放大器的性能仿真结果 |
| 4.5 前馈电路的设计 |
| 4.6 比较器电路的设计 |
| 4.7 调制器的版图设计与后仿真结果 |
| 4.8 本章小结 |
| 参考文献 |
| 第5章 嵌入FIR滤波器的三阶1 位Σ-Δ调制器设计 |
| 5.1 调制器结构的改进 |
| 5.2 第一级积分器电路的设计 |
| 5.3 栅压自举开关的改进 |
| 5.4 放大器的设计改进 |
| 5.4.1 放大器电路结构的改进 |
| 5.4.2 CMFB电路的改进 |
| 5.4.3 改进后的放大器性能仿真结果 |
| 5.4.4 放大器的动态配置 |
| 5.5 比较器电路的改进 |
| 5.6 调制器测试电路的设计与测试结果 |
| 5.7 本章小结 |
| 参考文献 |
| 第6章 基于伪差分反相器的四阶1 位Σ-Δ调制器设计 |
| 6.1 四阶1 位Σ-Δ调制器介绍 |
| 6.2 采用伪差分反相器的积分器设计 |
| 6.2.1 采用伪差分反相器的积分器的工作原理 |
| 6.2.2 积分器性能与反相器增益之间的关系 |
| 6.3 反相器结构的研究与设计 |
| 6.3.1 反相器电路结构的确定 |
| 6.3.2 恒定跨导电路的设计 |
| 6.3.3 反相器的性能仿真结果 |
| 6.4 比较器电路的设计 |
| 6.5 调制器的后仿真结果与分析 |
| 6.6 本章小结 |
| 参考文献 |
| 第7章 总结与展望 |
| 7.1 全文工作和创新点总结 |
| 7.2 Σ-Δ调制器设计方法的展望 |
| 攻读博士学位期间取得的成果 |
| 致谢 |
（4）低电压抗PVT可编程增益放大器设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状 |
| 1.3 论文研究内容及设计指标 |
| 1.4 论文组织结构 |
| 第二章 低电压抗PVT可编程增益放大器概述 |
| 2.1 可编程增益放大器的作用与分类 |
| 2.1.1 可编程增益放大器的作用 |
| 2.1.2 可编程增益放大器的分类 |
| 2.2 可编程增益放大器的主要性能指标 |
| 2.3 低电压技术 |
| 2.3.1 亚阈值设计 |
| 2.3.2 衬底正偏与衬底驱动 |
| 2.3.3 准浮栅技术 |
| 2.3.4 基于反相器型放大器设计 |
| 2.3.5 伪差分设计 |
| 2.3.6 升压技术 |
| 2.3.7 主从结构设计 |
| 2.4 抗PVT技术 |
| 2.4.1 工艺与器件级抗PVT技术 |
| 2.4.2 容忍PVT波动的设计技术 |
| 2.4.3 自适应校准技术 |
| 2.4.4 数字辅助校准技术 |
| 2.5 本章小结 |
| 第三章 BLE接收机中低电压抗PVT可编程增益放大器的设计 |
| 3.1 BLE接收链路概述及指标分配 |
| 3.1.1 BLE简要概述 |
| 3.1.2 BLE接收链路架构选择 |
| 3.1.3 接收链路的指标分配 |
| 3.2 低电压抗PVT可编程增益放大器的指标及整体架构的选择 |
| 3.3 低电压抗PVT可编程增益放大器的设计与仿真 |
| 3.3.1 基于全局主从控制的抗PVT变化增益粗调级电路 |
| 3.3.2 粗调增益放大器的级联方式 |
| 3.3.3 增益精调级电路设计 |
| 3.4 整体低电压抗PVT可编程增益放大器仿真结果 |
| 3.5 本章小结 |
| 第四章 低电压抗PVT可编程增益放大器版图设计与后仿验证 |
| 4.1 模拟集成电路版图设计注意事项 |
| 4.1.1 寄生参数 |
| 4.1.2 匹配性 |
| 4.1.3 闩锁效应 |
| 4.1.4 天线效应 |
| 4.2 低电压抗PVT可编程增益放大器版图设计 |
| 4.2.1 增益粗调级主级跨导自动调节单元模块版图设计 |
| 4.2.2 增益粗调级(从级)模块版图设计 |
| 4.2.3 增益精调级跨导级模块版图设计 |
| 4.2.4 增益精调级跨阻级模块版图设计 |
| 4.2.5 整体低电压抗PVT可编程增益放大器版图设计 |
| 4.3 低电压抗PVT可编程增益放大器后仿真结果分析 |
| 4.4 本章小结 |
| 第五章 测试分析与优化 |
| 5.1 测试与分析 |
| 5.2 设计优化 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 作者简介 |
（5）12bit 500KS/s低功耗ADC设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 单一SAR ADC |
| 1.2.2 混合SAR ADC |
| 1.3 论文研究内容与设计指标 |
| 1.4 论文组织结构 |
| 第二章 低电压SAR IncrementalΣ-Δ ADC概述 |
| 2.1 SAR ADC工作原理 |
| 2.2 Incremental Σ-Δ调制器工作原理 |
| 2.3 主要性能参数 |
| 2.3.1 基本性能参数 |
| 2.3.2 静态参数 |
| 2.3.3 动态参数 |
| 2.3.4 综合性能参数 |
| 2.4 低功耗SAR ADC设计技术 |
| 2.4.1 DAC阵列设计技术 |
| 2.4.2 开关切换算法 |
| 2.4.3 比较器设计 |
| 2.5 本章小结 |
| 第三章 系统级设计 |
| 3.1 系统建模与整体架构 |
| 3.1.1 系统建模 |
| 3.1.2 整体架构 |
| 3.2 非理想因素分析 |
| 3.2.1 电容失配 |
| 3.2.2 比较器失调 |
| 3.2.3 VCO增益误差和差分失调误差 |
| 3.3 DAC开关切换算法 |
| 3.3.1 DAC开关切换能量 |
| 3.3.2 基于MSB-split结构的低功耗开关算法的提出 |
| 3.4 本章小结 |
| 第四章 电路设计与仿真 |
| 4.1 DAC电路设计 |
| 4.1.1 电容DAC结构 |
| 4.1.2 单位电容选取 |
| 4.1.3 冗余范围设计 |
| 4.1.4 采样开关管设计 |
| 4.2 比较器设计 |
| 4.2.1 动态比较器设计 |
| 4.2.2 比较器增益 |
| 4.2.3 比较器噪声 |
| 4.2.4 比较器失调及校准 |
| 4.3 ISDM关键电路设计 |
| 4.3.1 时域积分器设计 |
| 4.3.2 鉴相器设计 |
| 4.3.3 数字控制逻辑设计 |
| 4.4 整体仿真结果 |
| 4.5 本章小结 |
| 第五章 版图设计与仿真 |
| 5.1 模块版图设计 |
| 5.1.1 DAC阵列 |
| 5.1.2 比较器和积分电路 |
| 5.1.3 数字控制逻辑电路 |
| 5.2 整体版图布局 |
| 5.3 版图后仿真 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 作者简介 |
（6）逐次逼近型模数转换器（SAR ADC）关键技术研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 SAR ADC国内外研究历史与现状 |
| 1.3 本文任务及结构 |
| 第二章 模数转换器 |
| 2.1 模数转换器的基本概念 |
| 2.2 模数转换器的结构分类 |
| 2.2.1 Flash ADC |
| 2.2.2 流水线型模数转换器 |
| 2.2.3 Sigma-Delta模数转换器 |
| 2.2.4 逐次逼近型模数转换器 |
| 2.3 模数转换器的性能指标 |
| 2.3.1 模数转换器静态性能参数 |
| 2.3.2 模数转换器动态性能参数 |
| 2.4 模数转换器的比较器 |
| 2.4.1 滞回比较器 |
| 2.4.2 开环比较器 |
| 2.4.3 动态锁存结构比较器 |
| 2.5 本章小结 |
| 第三章 SAR ADC关键技术的设计 |
| 3.1 采样保持开关 |
| 3.2 电容阵列 |
| 3.2.1 单位电容失配 |
| 3.2.2 KT/C噪声 |
| 3.2.3 传统DAC电容阵列开关方式 |
| 3.2.4 VCM-based电容阵列开关方式 |
| 3.2.5 结合分段电容阵列和VCM-based的开关方式 |
| 3.3 比较器模块设计 |
| 3.3.1 传统双电流控制的动态锁存比较器 |
| 3.3.2 亚阈值动态锁存比较器 |
| 3.3.3 动态锁存比较器失调校正 |
| 3.4 仿真结果 |
| 3.5 本章小结 |
| 第四章 全文总结与展望 |
| 4.1 全文总结 |
| 4.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（7）低功耗的打印机耗材芯片电源管理模块设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景 |
| 1.2 国内外研究现状 |
| 1.3 课题研究内容与方法 |
| 1.4 论文结构 |
| 第二章 片内LDO设计 |
| 2.1 常见直流稳压源设计方法及各自特点 |
| 2.1.1 电感型直流稳压源 |
| 2.1.2 电容型直流稳压源 |
| 2.1.3 LDO直流线性稳压源 |
| 2.2 LDO稳压原理和性能指标 |
| 2.2.1 LDO稳压原理 |
| 2.2.2 LDO性能参数 |
| 2.3 片内LDO类型 |
| 2.3.1 P型 MOS功率管LDO |
| 2.3.2 N型 MOS功率管LDO |
| 2.4 LDO电路设计 |
| 2.4.1 LDO应用环境分析 |
| 2.4.2 功率管类型和尺寸的设计 |
| 2.4.3 用于电压采样的电阻设计 |
| 2.4.4 Buffer电路的设计 |
| 2.4.5 运算放大器的设计 |
| 2.4.6 补偿电路的设计 |
| 2.5 低压低功耗LDO设计 |
| 2.6 小结 |
| 第三章 电压参考源设计 |
| 3.1 电压参考源的性能参数 |
| 3.2 电压参考源的实现方法 |
| 3.3 带隙基准电压参考源 |
| 3.3.1 带隙基准电压参考源原理 |
| 3.3.2 带隙基准电压参考源的优化设计 |
| 3.4 MOSFET亚阈值电压参考源 |
| 3.5 低压低功耗电压参考源设计 |
| 3.6 小结 |
| 第四章 高电位电荷泵设计 |
| 4.1 电荷泵的升压原理 |
| 4.2 电荷泵的优化设计 |
| 4.2.1 四相时钟电荷泵 |
| 4.2.2 倍压级联电荷泵 |
| 4.2.3 CTS电荷泵 |
| 4.2.4 采用栅极交叉耦合提供衬底偏置电荷泵 |
| 4.3 电荷泵的动态分析 |
| 4.4 电荷泵的功耗分析 |
| 4.4.1 电荷泵功耗优化 |
| 4.4.2 电荷泵功耗优化与面积优化的矛盾 |
| 4.5 电荷泵的稳压设计 |
| 4.6 低压低功耗电荷泵设计 |
| 4.7 小结 |
| 第五章 电路仿真结果 |
| 5.1 电压参考源仿真结果 |
| 5.2 LDO仿真结果 |
| 5.3 高压电荷泵仿真结果 |
| 5.4 小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）面向无线体域网的低功耗模数混合电路关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 选题背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 研究内容和创新 |
| 1.4 论文组织结构 |
| 第二章 低功耗模数混合电路系统概述 |
| 2.1 生物医疗芯片整体概述 |
| 2.2 生物医疗芯片核心模块性能需求 |
| 2.3 核心电路模块概述 |
| 2.3.1 抗混叠滤波器概述 |
| 2.3.2 SAR ADC概述 |
| 2.3.3 LDO概述 |
| 2.4 本章小结 |
| 第三章 用于电源管理系统中低功耗快速响应LDO研究 |
| 3.1 提出LDO的电路结构 |
| 3.2 增益增强的原理 |
| 3.3 LDO稳定性分析 |
| 3.4 瞬态增强原理 |
| 3.5 LDO仿真结果与分析 |
| 3.6 本章小结 |
| 第四章 低电压低功耗SAR ADC研究 |
| 4.1 低功耗SAR ADC的整体架构 |
| 4.1.1 可变分辨率SAD ADC架构 |
| 4.1.2 两步SAR ADC架构 |
| 4.1.3 基于采样减半技术的SAR ADC架构 |
| 4.2 低功耗SAR ADC开关时序研究 |
| 4.2.1 基于两步SAR ADC开关时序 |
| 4.2.2 基于采样减半技术的开关时序 |
| 4.3 低速低功耗SAR ADC比较器设计研究 |
| 4.3.1 比较器的延时研究 |
| 4.3.2 比较器的失调研究 |
| 4.3.3 比较器的噪声研究 |
| 4.4 电容型DAC的研究 |
| 4.5 数字控制逻辑电路的研究 |
| 4.6 10-bit 10KS/s SAR ADC仿真与分析 |
| 4.7 本章小结 |
| 第五章 基于离散模拟计算的低功耗模拟FIR滤波器研究 |
| 5.1 离散时间模拟计算概念 |
| 5.2 模拟 9-Tap FIR滤波器研究 |
| 5.3 模拟FIR滤波器各模块电路实现 |
| 5.3.1 模拟延时电路实现 |
| 5.3.2 电压模模拟乘法器实现 |
| 5.3.3 旋转开关矩阵实现 |
| 5.4 模拟FIR滤波器仿真结果与分析 |
| 5.5 本章小结 |
| 第六章 基于电荷共享的模拟前端电路研究 |
| 6.1 基于电荷共享的低功耗抗混叠FIR滤波器设计 |
| 6.2 基于电荷共享的低功耗抗混叠IIR滤波器设计 |
| 6.2.1 模拟IIR滤波器的频率效应优化 |
| 6.2.2 模拟IIR滤波器稳定性分析 |
| 6.3 测试结果 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 工作总结 |
| 7.2 研究展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（9）基于UPF的低功耗设计与研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要工作及架构安排 |
| 第二章 低功耗概述 |
| 2.1 动态功耗的来源与分析 |
| 2.1.1 开关功耗 |
| 2.1.2 内部功耗 |
| 2.2 静态功耗的来源与分析 |
| 2.2.1 亚阈值泄露电流 |
| 2.2.2 栅极泄露电流 |
| 2.2.3 PN结反偏电流 |
| 2.3 低功耗设计方法 |
| 2.3.1 降低动态功耗的设计方法 |
| 2.3.2 降低静态功耗的设计方法 |
| 2.4 本章小结 |
| 第三章 基于UPF的低功耗设计 |
| 3.1 UPF概述 |
| 3.2 Synopsys基于UPF的低功耗设计流程 |
| 3.3 UPF中的低功耗标准单元 |
| 3.3.1 电平转换单元 |
| 3.3.2 隔离单元 |
| 3.3.3 电源开关 |
| 3.3.4 保持寄存器 |
| 3.3.5 常开逻辑单元 |
| 3.4 UPF低功耗单元上下电时序控制 |
| 3.5 本章小结 |
| 第四章 UPF低功耗设计在AMOLED驱动芯片上的应用 |
| 4.1 AMOLED驱动芯片的结构与功能 |
| 4.2 AMOLED驱动芯片的RTL设计 |
| 4.2.1 RTL架构设计 |
| 4.2.2 RTL级门控时钟设计 |
| 4.3 AMOLED驱动芯片的UPF设计 |
| 4.3.1 UPF架构设计 |
| 4.3.2 UPF低功耗单元描述 |
| 4.3.3 PMU电源管理模块的RTL设计 |
| 4.4 基于mvsim与vcs的低功耗设计仿真验证 |
| 4.4.1 MVSIM基本介绍 |
| 4.4.2 低功耗仿真验证 |
| 4.5 本章小结 |
| 第五章 基于UPF的逻辑综合与结果分析 |
| 5.1 基于UPF的逻辑综合 |
| 5.1.1 逻辑综合工艺库的设置 |
| 5.1.2 UPF低功耗综合的步骤 |
| 5.2 UPF低功耗综合的功耗分析 |
| 5.2.1 AMOLED传统设计功耗分析 |
| 5.2.2 AMOLED低功耗设计功耗分析 |
| 5.3 UPF低功耗综合的时序与面积分析 |
| 5.3.1 UPF低功耗综合的时序分析 |
| 5.3.2 UPF低功耗综合的面积分析 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（10）高性能CMOS多级运算放大器的研究与设计（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 运算放大器的分类及其研究现状 |
| 1.2.1 运算放大器的分类及工艺介绍 |
| 1.2.2 运算放大器的研究现状 |
| 1.3 运算放大器电路结构的发展 |
| 1.4 频率补偿技术的研究现状 |
| 1.5 本文研究内容及章节安排 |
| 第二章 运算放大器设计原理 |
| 2.1 MOSFET场效应晶体管模型 |
| 2.2 运算放大器及其性能指标 |
| 2.3 四种基本放大电路 |
| 2.4 放大结构的比较和分析 |
| 2.4.1 套筒式结构 |
| 2.4.2 折叠式结构 |
| 2.4.3 增益自举技术 |
| 2.4.4 复合级联MOS管 |
| 2.4.5 电流源负载和电流镜负载 |
| 2.5 频率补偿原理 |
| 2.6 增益提高技术的对比 |
| 2.7 两级运算放大器 |
| 2.8 采用三级放大结构的意义 |
| 2.9 本章小结 |
| 第三章 高增益三级运算放大器的设计 |
| 3.1 放大电路的设计 |
| 3.1.1 全差分输入级 |
| 3.1.2 增益提高级 |
| 3.1.3 大摆幅输出级 |
| 3.2 共模反馈电路的设计 |
| 3.3 频率补偿电路的设计 |
| 3.3.1 NMC补偿 |
| 3.3.2 IAC补偿 |
| 3.4 偏置电路的设计 |
| 3.5 整体参数 |
| 3.6 NMC补偿三级运放的性能仿真 |
| 3.7 IAC补偿三级运放的性能仿真 |
| 3.8 NMC于 IAC三级运放性能对比 |
| 3.9 本章小结 |
| 第四章 低功耗下高增益三级运算放大器的设计 |
| 4.1 性能指标及整体框架 |
| 4.2 放大电路结构的确定 |
| 4.2.1 复合级联全差分输入级 |
| 4.2.2 互补型交叉耦合电流镜负载放大器 |
| 4.2.3 大摆幅输出级 |
| 4.3 共模反馈电路的设计 |
| 4.4 频率补偿电路的设计 |
| 4.5 偏置电路的设计 |
| 4.6 整体参数 |
| 4.7 低功耗三级运放的性能仿真 |
| 4.7.1 开环频率响应 |
| 4.7.2 相位裕度和单位增益带宽 |
| 4.7.3 噪声情况 |
| 4.7.4 瞬态特性 |
| 4.7.5 建立时间 |
| 4.7.6 压摆率 |
| 4.7.7 共模抑制比 |
| 4.7.8 电源抑制比 |
| 4.7.9 功耗分析 |
| 4.7.10 温度和工艺角的影响 |
| 4.7.11 性能参数小结 |
| 4.8 进一步降低电源电压 |
| 4.9 与参考文献的对比 |
| 4.10 本章小结 |
| 第五章 总结 |
| 参考文献 |
| 附录一 高增益三级运放的整体电路 |
| 附录二 低功耗三级运放的整体电路 |
| 攻读硕士学位期间的学术活动及成果情况 |
四、低电压、低功耗模拟电路的探讨（论文参考文献）
- [1]基于TFET超低功耗神经元设计[D]. 蔡精鹏. 电子科技大学, 2021(01)
- [2]高性能低成本CMOS温度传感器研究[D]. 唐中. 浙江大学, 2020(01)
- [3]低电压低功耗Σ-Δ调制器关键技术研究[D]. 陈笑. 东南大学, 2020(02)
- [4]低电压抗PVT可编程增益放大器设计与实现[D]. 吴琪. 东南大学, 2020
- [5]12bit 500KS/s低功耗ADC设计[D]. 韩珊珊. 东南大学, 2020(01)
- [6]逐次逼近型模数转换器（SAR ADC）关键技术研究[D]. 杨静萱. 电子科技大学, 2020(07)
- [7]低功耗的打印机耗材芯片电源管理模块设计[D]. 黎国栋. 西安电子科技大学, 2020(05)
- [8]面向无线体域网的低功耗模数混合电路关键技术研究[D]. 辛昕. 西安电子科技大学, 2020(05)
- [9]基于UPF的低功耗设计与研究[D]. 周旭. 西安电子科技大学, 2020(05)
- [10]高性能CMOS多级运算放大器的研究与设计[D]. 王鹏. 合肥工业大学, 2020