一、我国嵌入式CPU芯片在清华大学研制成功（论文文献综述）
赵金龙[1]（2021）在《基于卷积神经网络的手语识别算法研究及部署》文中指出
程艺[2]（2021）在《CAFe机器保护系统关键技术研究》文中研究表明在当前能源需求日益增长和环境污染问题备受关注的背景下,大力发展实用的洁净能源技术非常重要。核能具有可持续发展的潜力,能长期满足将来的洁净能源需求。作为洁净核能技术之一,加速器驱动次临界（ADS,Accelerator Driven Sub-critical System）系统可在核能应用中承担多项任务,包括将放射性废料中长寿命高放射性核素嬗变成为短寿命放射性核素或者稳定的同位素,用于发电和产生热量等。ADS系统包括高功率质子加速器、散裂靶和次临界反应堆。为了解决高功率质子加速器中的关键技术,中国科学院近代物理研究所研制了一台超导质子直线加速器样机（CAFe,China ADS Front-end demo linac）。本论文研究CAFe加速器机器保护系统里的关键技术,并重点研究了下面三项关键技术:用于机器保护系统历史数据事故分析中的高精度时间戳技术、机器保护执行信号时序控制技术、机器保护系统控制器集成技术等。首先,在后事故分析过程中,软件系统可实现的故障事件的时间分辨率为毫秒量级,而CAFe加速器腔体频率为162.5 Mhz,束团时间结构为6 ns左右,束测系统中束流位置探测和束流损失探测的故障信号的时间分辨在微秒量级。若采用基于系统软件的时标技术,其时间分辨率不能为实验人员提供详细的事件过程数据,不能精准的还原故障场景及其故障事件的先后顺序。针对此问题,提出了为机器保护系统提供高精度时间戳的方法。本文采用基于White Rabbit系统中的TAI时钟和分布式时钟同步技术,实现了高精度时间戳的获取及显示,保证了故障发生时,各设备故障信号的时间标记,其时间戳精度为4 ns。其次,机器保护系统的实际运行过程中,对设备动作控制方法单一,不能灵活设置控制时序,存在设备被打坏的风险。如LEBT段的Chopper电源还没关闭,真空系统的真空阀或其他系统的相关插入式元件已插入,此时这些插入式元件存在被束流直接轰击的风险,严重时会被瞬间击穿,而造成真空破坏、腔体环境变差等问题。针对这一问题,提出了为设备增加时序控制的想法,通过将原有PLC硬件平台实现的部分时序控制功能转移到FPGA控制器中,实现了可实时在线调整时序关系的能力。经过实际测试,FPGA控制器可以实现对设备保护的触发信号延时可调,提高了系统的灵活性和安全性。最后,本论文研究了机器保护系统的控制器集成技术。通过研究机器保护系统中现有的FPGA控制器和PC机上现有的控制功能,提出了将IPC机上运行的软件控制功能集成在FPGA控制器内,并在其内部嵌入EPICS框架的策略,实现PV变量本地发布功能。这为机器保护系统实现前端控制器智能化迈出了坚定一步。论文针对高功率质子加速器运行过程中的关键技术问题,研究了高精度时间戳技术、时序控制技术和嵌入式控制器技术。设计实现的高精度时间戳系统可实现纳秒量级的设备故障信号发生时刻的标定,这为事故分析提供了可靠的数据和技术途径。基于FPGA控制器的事例触发延时模式,探索了可在线灵活修改设备控制时序的功能。嵌入式智能化前端控制器将FPGA板卡和工控机的功能进行整合,为智能化前端控制器的现场大规模分布式部署提供了技术方案。
葛良[3]（2021）在《HIAF同步定时系统原型设计及验证》文中提出强流重离子加速器装置（High Intensity heavy-ion Accelerator Facility,HIAF）是一台具有国际领先水平、学科用途广泛的下一代重离子科学研究装置,该装置采用加速器级联的方式实现束流的高功率、高流强,级联方式的运行需要对设备进行高精度的时序控制,高精度的同步定时是实现设备精确操控的关键,决定了硬件设备运行的准确性和精确性。HIAF装置分布在1km范围内,时序调度设备约600台,同步准确度需好于2ns;同时为了满足BEIF装置建设的需要,设计系统需具有更大范围的设备覆盖能力和更高精度的时间同步提升空间,这为时序控制的实现提出了挑战。同步定时系统是实现HIAF时序调度的系统级方案,本文基于标准时间同步协议,设计方案增强了HIAF的拓展性;好于2ns的同步准确度和亚纳秒的同步精度提高了HIAF的注入、俘获、加速和引出效率,同时优化了装置并行供束的模式。系统级层面,本文设计的绝对时间同步定时方案,对国内同类系统的设计具有借鉴意义,对时序调度的优化具有重要意义。本文基于White Rabbit协议,设计HIAF的同步方案,实现大跨度、多节点、实时校准的同步系统,解决通用定时系统存在的长距离传输同步精度降低、多节点改变网络结构和单工通信不能实时校准的难题。系统可靠性方面,本文率先将网络设计技术应用到同步定时系统的设计中,通过分析网络拓扑结构的可靠性,研究网络拓扑结构对同步和数据传输的影响机制,获得基本的网络冗余方案;分析同步定时网络中数据传输的可靠性,重点研究不同冗余参数下数据的可靠传输,给出适用于HIAF同步定时系统的数据冗余方案和参数,进一步提高了数据传输的可靠性;分析不同数据占用的网络带宽,研究设备控制信息在网络中的传输时间,给出了数据传输优先级及划分VLAN的方案;调研主流的网络监控解决方案,选用Zabbix和Grafana的方案实现整个系统的实时监控,提升了全系统的可靠运行。本文在国内首次将同步信息、设备控制信息、节点配置信息和节点报警信息在一条链路上进行融合传输,基于模块化设计,分离同步信息和其他信息,优化了需要通过数据网络对接入节点配置及状态监控的方案;基于高精度延时电路和时间数字转换器技术,研究了一种构建延迟链实现亚纳秒延时输出和时间标记的算法,将定时调节步长和时间标记精度提升到四百皮秒左右。在接口方面,对不同设备的接口进行统一化抽象建模,优化同步定时系统硬件接口的设计方案,有效解决了不同设备接入系统难的问题。本文以项目需求为导向,设计系统级的解决方案,实现数据主节点、时钟主节点、同步网络和终端节点的软硬件模块。以同步定时系统设计原型为依托,搭建系统级的测试平台,实现全系统的测试,得到同步准确度好于1ns、同步精度好于60ps、对外参考触发输出偏差小于300ps,满足HIAF同步定时系统需求和具有一定性能提升空间的结论。
钟晓东[4]（2021）在《量子密钥分发专用数据处理芯片关键技术研究》文中进行了进一步梳理量子密钥分发（Quantum Key Distribution,QKD）技术是一种原理上绝对安全的密钥分发技术,其是量子力学和密码学相结合的产物,在保密通讯领域有着广泛的应用前景。QKD凭借其独有的安全性优势,有望成为未来保密通讯的最佳方案。我国在QKD领域耕耘多年,已经走在了世界的前列。“墨子号”科学试验卫星一系列实验的圆满成功,量子保密通信“京沪干线”的建成,标志着我国天地一体化的量子密钥分发网络已经初步建成。未来,我国将建设覆盖范围更广、性能更优的QKD网络。QKD技术的发展趋势是技术的民用化、组网的全球化和设备的小型化。设备的小型化是QKD网络大规模建设和应用的重要基础,而设备小型化的关键是QKD关键部件的芯片化。论文针对QKD系统中的数据处理子系统的集成化进行研究,提出基于ASIC（Application-Specific Integrated Circuit,ASIC）技术设计一款 QKD 专用数据处理芯片（称为QKDSOC芯片）,以替代原有QKD设备中的数据处理子系统,实现数据处理子系统的集成化。QKD专用数据处理芯片集成了光源编码、探测器控制、QKD数据后处理、密钥分发、网络协商、流程控制等多种功能,将为QKD设备的集成化、低功耗化和低成本化奠定重要的基础。更为重要的是,该款芯片是我国首款面向QKD领域的数据处理芯片,且具有完全的自主知识产权,对于我国在QKD领域实现技术自主化具有重要意义。QKDSOC芯片的设计目标是用ASIC芯片替代原有QKD设备内的数据处理子系统,协调光源子系统和探测器子系统,实现量子密钥生成的功能。QKDSOC芯片实现了以下几方面的功能。首先是光源子系统的管理。芯片为光源子系统提供驱动编码信息,驱动其产生特定的光脉冲信号,并对光源子系统的运行状态进行监控和管理。其次是探测器子系统的管理。芯片对探测器子系统的运行状态进行监控和管理,并从探测器子系统获取探测到的光子的原始信息。最后是密钥生成流程的管理。密钥生成流程包括和密钥管理设备之间的协商、设备的校准、光源编码信息的生成、探测器数据的获取与预处理、数据的后处理、密钥网络协商、密钥上传等。QKDSOC芯片采用“处理器+协处理器”架构,使用CPU（Central Processing Unit,CPU）及其子系统实现QKD任务的调度和流程的管理,使用QKD协处理器实现高速QKD数据的后处理,使用TOE（TCP/IP Offload Engine,TOE）网络卸载引擎实现密钥的网络协商功能。测试结果表明,QKDSOC芯片达到了设计预期的目标,其数据处理能力支持100kbps速率的密钥生成。本论文的创新点主要体现在以下几个方面:（1）QKDSOC芯片是我国首款面向QKD领域的数据处理芯片,具有自主知识产权。其基于现有的成熟QKD架构设计,首次在系统级层面实现了 QKD系统的集成化、低功耗化。（2）实现了基于TOE技术的网络协商方案。这是首次将TOE技术引入QKD领域。对于提高QKD网络协商的速度、稳定性、安全性具有重要意义。（3）实现了基于协处理器的密钥数据后处理方案。该协处理器集成了 QKD所需的所有数据后处理算法,包括基矢比对、信息融合、纠错、隐私放大、密钥分发、身份认证等。这对于提高密钥处理的速度和安全性具有重要意义。
罗环[5]（2021）在《面向调焦调平的多核DSP图像处理研究与实现》文中研究说明调焦调平系统是高分辨率投影光刻机的重要组成部分,为了获得理想的曝光效果必须使用调焦调平系统实时、准确地测量出硅片相对于投影物镜的离焦量与倾斜量。在基于激光三角测量法的调焦调平技术中,为保证信息的实时性,需要一款高性能的图像处理系统。本文设计并实现了一种面向调焦调平系统的多核DSP图像处理系统,可以在高采样率的情况下同时采集、传输多路图像数据,并及时完成图像处理与算法结果输出。图像处理系统实现了线阵CCD图像的采集传输,算法处理、指令控制等功能。为了提高系统工作效率,本文综合图像处理平台需求与调研结果,选取TI公司的TMS320C6678多核DSP作为算法处理单元,在SYS/BIOS实时操作系统下,实现多核并行算法处理与核间数据通信,并在片间使用Rapid IO总线传输图像数据。系统使用Xilinx公司的Kintex7系列FPGA,通过Cameralink接口接收CCD图像,EMIF16接口接收DSP发送的控制指令与算法处理结果,根据指令信息控制外部相机、光源模块,并将图像与算法结果传输至上位机。最后本文还设计实现了多核DSP的自启动与软件升级功能。系统设计完成后,进行了四方面的测试。首先,对数据传输功能的正确性及关键接口传输速率进行测试,并分析影响传输速率的主要原因。然后,针对关键外设功能进行验证,得到理想结果。之后完成了多核DSP自启动功能测试。最后,在调焦调平系统实验中得出系统性能关键指标。测试结果表明,图像处理系统符合设计要求,并可以成功应用。
周胜国[6]（2021）在《基于多传感器信息融合的AGV导航系统研究》文中研究说明当前人工智能机器人飞速发展,机器人技术在智能制造、智慧物流、智能变电站中得到广发应用,特别是AGV在工业生产中的使用变得越来越成熟。自动引导小车（Automated Guided Vehicle,AGV）对工厂车间智能无人化巡检、运输、提高生产效率、降低生产成本起着重要作用。在工厂车间中,AGV定位导航技术是安全高效工作的必要保障,因此本课题主要针对AGV的定位和导航技术展开研究。首先介绍了本课题AGV上位机和车体整体结构,然后主要对车体控制器、AGV的多传感器信息融合的定位和导航技术、信息融合的方法策略等问题,最后对课题研究结果进行试验测试验证。本课题主要研究内容如下:1、首先介绍AGV的研究背景。通过分析AGV在信息融合方面国内和国外当前研究的基本状况,提出现存的很多问题,针对现存的问题树立了研究目标,分析了研究意义,确定了主要研究内容;然后根据实际需求,为了容易部署,后期运维和升级方便,设计了AGV总体结构,介绍了它的工作原理;主要设计了车体结构、动力系统、控制系统,介绍各个模块的功能,每个模块主要功能器件的选型;最后根据AGV系统的设计要求,着重对控制系统硬件电路图进行设计。2、在方便部署建设的基础上,选用栅格法建立环境地图模型。研究基于激光雷达的地图构建和定位方法,通过激光雷达SLAM方法,对激光雷达采集的环境信息特征进行提取,实现了AGV地图构建和绝对定位[1];然后改进了AMCL测距定位算法来提高定位精度,对惯性传感器采集的信息和里程计采集的信息进行融合处理,实现AGV的相对定位。在以上绝对定位和相对定位两种定位方法的基础上,设计了定位信息融合策略。结果表明,通过数据融合后的定位方法可以更有效地解决AGV的定位受干扰的问题。3、采用了基于激光导航和惯性导航相结合的AGV导航方法实现AGV的导航。首先介绍了常见的全局导航方法,主要针对惯性导航技术进行了研究[2];然后对于直接采集的导航数据对AGV定位不准确,有漂移的问题,采用模糊PID算法对采集的导航数据处理,处理后的导航效果显着;针对激光雷达导航和惯性导航两种导航方法,根据信息融合信息层次,设计融合策略,建立基于卡尔曼滤波的导航信息融合模型;最后设计了避障方法。根据定位、导航、避障中用到的传感器和AGV运行参数,在不同的运行工况下,制定了相应的控制策略。4、本课题选定了开发语言和数据库,通过编程设计AGV软件系统各功能模块。AGV软件和硬件系统设计安装完成后,将两者联通调试,试验测试系统的整体功能,验证了基于多传感器信息融合的控制策略和算法的有效性和实用性。基于以上设计,通过搭建软硬件实验环境和在工厂车间中实际应用,测试结果表明,设计的AGV安装、运维、升级方便,在工况环境下能够正常运行,通过信息融合后,定位精度和导航精度都有所提升。本课题设计的AGV达到了预期的目标。
朱丹阳[7]（2020）在《伽马-伽马对撞机读出电子学系统研究》文中进行了进一步梳理国际上提出和开展各种类型的粒子对撞机实验,被用于研究各种基本粒子的特性,伽马-伽马对撞机是其中的一个研究热点。质心系能量在百GeV量级的高能伽马-伽马对撞机产生希格斯粒子的能量比正负电子对撞机所需的能量低,且反应截面更大,成为建造希格斯工厂一个备受关注的方案。在百MeV～几 GeV量级的伽马-伽马对撞机可以研究基本粒子（粲夸克和底夸克等）的新物理,在几MeV量级的伽马-伽马对撞机对γγ散射和双实光BW过程的研究具有重要意义。高能伽马-伽马对撞机对实验条件要求很高（例如高能量的电子束,高聚焦高功率率的激光束）,这些条件目前很难满足高能实验需求,但可以应用于低能伽马-伽马对撞机的研究。在此背景下,中国高能物理研究所利用国内现有成熟的技术提出建造世界上首台伽马-伽马对撞机（γγ对撞机）,初期目标是质心系能量1～2 MeV的伽马光子对撞,通过对撞实验深入研究伽马光子的特性。本课题的研究内容是为γγ对撞机提供合适的读出电子学系统,用于对撞产物的探测实验。根据γγ对撞机探测器（塑闪+CsI（Na）+SiPM）的输出信号特点和紧凑的真空探测环境,本论文确定电子学的读出需求:对撞机的事例率为50～100 Hz,读出通道数为1426路,动态输入范围为1V,噪声水平低于3 mV,以及能量测量和粒子甄别等。结合国际上类似实验电子学设计方案的分析和研究,确定一套基于SCAASIC波形数字化技术的低功耗、1 GHz高采样率读出电子学方案,以探测γγ对撞机输出信号的波形信息。为了验证电子学关键技术的性能,本论文设计了一套基于DRS4芯片波形存储+ADC数字化处理的读出电子学,从波形数字化设计、时钟模块、芯片驱动能力、FPGA逻辑设计等方面进行验证,通过光纤链路进行探测器数据的传输、触发时钟分发以及配置命令控制。经过测试结果的分析,确定合适的输入缓存单元,证明SCA ASIC波形数字化技术的可行性,验证FPGA和DAC芯片输出电流的驱动能力以及光纤链路的稳定可靠。在此基础上,本课题开展方案原型读出电子学设计工作,该电子学由8块前端读出板FEE和1块后端数据采集板DAQ组成,前端读出板可以对180路探测器输出信号进行波形数字化处理,将打包后的数据通过高速光纤链路发送至后端DAQ板。在实验室进行电子学系统（2块FEE板+1块DAQ板）的详细性能测试分析后,FEE板满足1V动态范围需求,基线噪声水平小于1.6 mV,采样间隔误差小于42ps,光纤链路和以太网传输可靠稳定,为γγ对撞机的工程读出电子学设计提供重要的参考价值。在完成电子学性能测试的基础上,模拟对撞机探测单元的结构,进行方案原型电子学与单通道探测器联调测试,证明电子学系统可用于粒子甄别。此外电子学系统还与多层塑料闪烁体探测器进行宇宙线测试,得到单根塑闪能谱以及相邻通道相关性结果,还分析出宇宙线穿过多层塑闪阵列的径迹,这些联调结果表明电子学系统工作正常,为后续的γγ对撞机开展提供强有力的实验保障。
倪光南[8]（2020）在《迎接开源芯片新潮流》文中研究表明开源芯片模式对实现芯片自主可控和增强芯片业创新能力具有重要意义。我们应该以RISC-V为抓手推动开源芯片生态建设。CPU芯片和操作系统是网信领域最基础的核心技术,但我国在这方面还面临不少的挑战,C PU芯片技术仍受制于人。当今世界,两款主流的CPU分别是英特尔公司的X86指令集架构CPU和AMD公司的ARM指令集架构CPU,包括中国公司在内的全世界很多公司,需要通过购买授权许可才能使用。
胡文轩[9]（2020）在《基于40nm CMOS工艺的32位RISC处理器核设计》文中进行了进一步梳理由于RISC处理器的指令集简单规整、译码和控制电路简单、易于达到高频率的特点,因此被广泛应用于高性能服务器。MIPS是最精简、纯粹的RISC处理器,本文从提高数据通路ALU性能和使用动态调度多发射实现指令级并行两方面,对传统的五级流水MIPS32处理器进行改进,设计了一个具有4-发射乱序执行功能的RISC处理器,并采用了半定制设计方式,在TSMC 40nm CMOS工艺下实现物理设计。本文介绍了高性能ALU的设计方法,通过Verilog HDL数据流级描述将算法在门级电路实现,以代替逻辑综合工具的自动优化,在平衡了面积-速度的基础上,得到了路径延时最小的全组合逻辑ALU。本设计中的高速ALU电路包括对数移位器、采用Breng-Kung并行前缀进位树的超前进位加法器、采用Booth编码的Wallace树并行乘法器,全组合逻辑的阵列除法器等。本文采用了2位饱和计数分支预测器来减少控制冒险,并针对直接映射的Cache设计控制器。本设计中共有3个ALU模块,和一个AGU模块,每个时钟周期最多可以同时执行三条算术逻辑指令和一条存取指令。处理器通过重命名映射表和重排序缓存将32个通用逻辑寄存器映射到128个物理寄存器,然后分派到4个独立的压缩发射队列中。发射队列控制器通过tomasulo算法动态调度流水线,将没有相关性的指令送入执行单元,最后使用重排序缓存来恢复指令的正常顺序。本文设计的RISC处理器实现了MIPS32常用整型指令,运行时钟频率为166MHz,版图面积为0.312mm2,采用数据和指令分离的存储器,并各有一个1KB的直接映射Cache。本设计具有7级流水线,每周期读取并发射4条指令,并在进行乱序执行。本文通过对需求进行分析,明确了设计指标,并根据集成电路设计流程,经过RTL设计,电路设计,验证平台搭建,前仿真,逻辑综合,后端设计与验证等一系列步骤,完成了工作。经仿真验证,功能与版图满足设计指标,达到了设计要求。
姚可星[10]（2020）在《高精度GNSS载波相位差分定位技术》文中认为随着全球导航卫星系统（Global Navigation Satellite System,GNSS）与网络通讯技术的不断发展,大众生活对高分辨率地理信息数据的快速获取需求日益增长。各行各业都正推动着定位技术在速度、精度以及可用性等方面的巨大改进。无人机航测技术凭借其灵活、快捷、经济的特点,被广泛地应用在基建、巡检和植保等领域。提高无人机航测精度和效率,是无人机航测领域一直致力突破的难题。近年来以载波相位差分技术为核心的实时动态（Real-time kinematic,RTK）高精度卫星定位技术在测绘领域迅速发展。RTK技术利用两个测站之间的误差相关性,通过GNSS载波相位观测量差分的方式消除或削减观测数据中的大部分误差,从而实现高精度的定位。无人机搭载RTK定位技术,一方面可极大提升无人机航测的作业精度与速度,相比传统无人机航测作业具有数据可靠性高、累计误差几乎为零、作业速度快等优点;另一方面极大提高了传统RTK定位技术的野外作业工作效率和工作区域范围。然而无人机搭载RTK定位技术带来巨大便利和优势的同时也存在亟需解决的问题,无人机的高速动态特性对传统RTK定位技术有了更高的实时动态性能要求。本文以“高精度GNSS载波相位差分定位技术”为题,旨在解决无人机搭载RTK定位技术所面临的技术难题,着重研究多卫星系统载波相位差分信号处理技术,以及无人机航测用高精度RTK定位的多频快速解算方法与系统设计。论文的主要工作包括:（一）研究了多频段GNSS载波相位差分信号处理技术。通过深入分析各GNSS系统信号特性,研究了接收机低中频结构的镜像干扰抑制与中频频率选取,设计了兼容美国GPS的L1/L5频点、欧洲“伽利略”系统的E1/E5a频点、俄罗斯“格洛纳斯”系统的G1频点,以及中国“北斗”系统的B2a频点的多频段射频前端模块,并利用射频仿真软件对所设计的前端模块性能指标进行了可靠性分析;同时阐述了符合无人机高速动态特性的GNSS基带数据处理技术。（二）针对多频段GNSS信号的高精度RTK定位快速解算,研究了适应无人机高动态定位环境的模糊度固定策略,将基于搜索方式的高可靠性模糊度固定算法,与基于逐级固定的快速模糊度固定算法有机结合,提出了适用于无人机RTK定位的三频载波相位整周模糊度快速解算方法,最终通过北斗系统三频实测数据验证了算法的有效性。（三）实现了无人机航测用GNSS接收机系统与装置设计,具体实现了无人机RTK主控单元嵌入式系统设计、智能操作系统移植以及基础软件开发工具包流程设计;针对无人机RTK定位在实际应用中存在的问题,设计了GNSS流动站紧凑型电池仓结构和提升基准站架设精度和效率的承载平台装置。
二、我国嵌入式CPU芯片在清华大学研制成功（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、我国嵌入式CPU芯片在清华大学研制成功（论文提纲范文）
（2）CAFe机器保护系统关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 引言 |
| 1.1 研究背景 |
| 1.2 机器保护系统 |
| 1.3 国内外机器保护系统现状 |
| 1.3.1 欧洲散裂中子源 |
| 1.3.2 费米实验室质子改进 |
| 1.3.3 高能同步辐射光源 |
| 1.3.4 注入器II机器保护系统 |
| 1.4 课题研究意义及内容 |
| 1.4.1 课题研究意义 |
| 1.4.2 论文研究内容 |
| 1.4.3 论文创新点 |
| 1.5 本章小结 |
| 第2章 高精度时间戳设计 |
| 2.1 需求分析 |
| 2.2 时间同步技术对比 |
| 2.3 White Rabbit技术 |
| 2.3.1 WR技术应用 |
| 2.3.2 WR应用的关键技术 |
| 2.4 基于WR的设计方案 |
| 2.4.1 硬件选型 |
| 2.4.2 Zynq简介及开发设计 |
| 2.4.3 程序设计及实现 |
| 2.5 本章小结 |
| 第3章 时序控制技术研究 |
| 3.1 背景需求 |
| 3.2 技术调研 |
| 3.3 事例同步设计 |
| 3.3.1 整体设计方案 |
| 3.3.2 事例处理流程设计 |
| 3.3.3 事例编码和TCP报文的定义 |
| 3.3.4 事例存储表的设计 |
| 3.3.5 创建WRPC |
| 3.3.6 事例界面设计 |
| 3.4 本章小节 |
| 第4章 控制模块集成化的搭建及实现 |
| 4.1 嵌入式技术在加速器领域的应用 |
| 4.2 前端控制模块的设计 |
| 4.3 构建开发环境 |
| 4.3.1 Linux系统搭建 |
| 4.3.2 EPICS环境的搭建 |
| 4.4 设备驱动模块 |
| 4.5 设备支持模块 |
| 4.6 事例模块开发及实现 |
| 4.7 网络设计及实现 |
| 4.7.1 硬件环境搭建 |
| 4.7.2 SDK模块实现 |
| 4.8 本章小结 |
| 第5章 系统测试 |
| 5.1 故障数据时间戳标定 |
| 5.2 MPS时序控制功能 |
| 5.2.1 动作事例码下发 |
| 5.2.2 故障响应测试 |
| 5.3 嵌入式控制器 |
| 5.3.1 网络通信功能测试 |
| 5.3.2 硬件资源消耗统计 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 工作总结 |
| 6.2 展望 |
| 参考文献 |
| 缩写及其英文全称 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（3）HIAF同步定时系统原型设计及验证（论文提纲范文）
| 摘要 |
| abstract |
| 第1章 引言 |
| 1.1 课题研究背景及意义 |
| 1.1.1 HIAF简介 |
| 1.1.2 论文课题的提出及其创新性 |
| 1.2 课题研究现状 |
| 1.2.1 上海光源定时系统 |
| 1.2.2 中微子实验时钟系统 |
| 1.2.3 LHASSO时钟系统 |
| 1.2.4 大型强子对撞机的定时系统 |
| 1.2.5 小结 |
| 1.3 论文研究内容与组织结构 |
| 第2章 时间同步方法和协议 |
| 2.1 时钟与时间 |
| 2.1.1 术语 |
| 2.1.2 时钟信号 |
| 2.1.3 时间戳数字表示 |
| 2.2 网络时间协议 |
| 2.3 卫星授时系统 |
| 2.4 精密时钟同步协议标准 |
| 2.4.1 IEEE1588 时钟模型 |
| 2.4.2 IEEE1588 同步链路模型 |
| 2.5 White Rabbit协议 |
| 2.5.1 White Rabbit协议原理 |
| 2.5.2 White Rabbit同步链路模型 |
| 2.5.3 White Rabbit链路参数标定 |
| 2.6 本章小结 |
| 第3章 HIAF同步定时系统原型设计 |
| 3.1 粒子加速器运行机理 |
| 3.2 HIAF同步定时系统需求分析 |
| 3.3 HIAF同步定时系统整体结构及原型设计 |
| 3.3.1 整体框架 |
| 3.3.2 时钟主结点设计 |
| 3.3.3 数据主结点功能设计 |
| 3.3.4 定时信息设计 |
| 3.3.5 同步定时网络设计 |
| 3.4 数据传输可靠性及流量计算 |
| 3.4.1 控制信息传输可靠性 |
| 3.4.2 同步定时网络数据流量计算 |
| 3.5 本章小结 |
| 第4章 终端节点原型设计 |
| 4.1 终端节点功能概述 |
| 4.2 终端节点硬件设计 |
| 4.2.1 对外接口设计 |
| 4.2.2 主控单元设计与关键器件选型 |
| 4.3 终端节点功能设计 |
| 4.3.1 同步与数据传输设计 |
| 4.3.2 数据处理单元设计 |
| 4.3.3 事件动作转换单元设计 |
| 4.3.4 延时单元及TDC设计 |
| 4.3.5 对外输出单元设计 |
| 4.4 本章小结 |
| 第5章 HIAF同步定时系统原型验证 |
| 5.1 概述 |
| 5.2 同步网络搭建及同步性校准 |
| 5.3 数据主节点功能验证 |
| 5.4 终端节点功能验证 |
| 5.5.1 同步性测试 |
| 5.5.2 事件动作转换测试 |
| 5.5.3 延时及TDC测试 |
| 5.5.4 输出模式测试 |
| 5.5 本章小结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 后续工作及展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（4）量子密钥分发专用数据处理芯片关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 量子密钥分发技术发展概述 |
| 1.1.1 量子密钥分发发展回顾 |
| 1.1.2 量子密钥分发网络建设 |
| 1.1.3 量子密钥分发发展趋势 |
| 1.2 量子密钥分发面临的挑战 |
| 1.2.1 单光子探测技术 |
| 1.2.2 量子中继 |
| 1.2.3 技术标准化 |
| 1.2.4 设备小型化 |
| 1.3 本论文内容 |
| 第2章 QKD系统集成化方案 |
| 2.1 40MHz-QKD设备 |
| 2.1.1 量子密钥分发流程 |
| 2.1.2 40MHz-QKD设备结构 |
| 2.1.3 数据处理子系统需求 |
| 2.1.4 40MHz-QKD设备面临的挑战 |
| 2.2 基于ASIC技术的QKD方案 |
| 2.2.1 系统架构 |
| 2.2.2 关键技术 |
| 2.2.3 可行性分析 |
| 第3章 QKD_SOC芯片设计 |
| 3.1 QKD_SOC芯片总体结构 |
| 3.1.1 设计指标 |
| 3.1.2 结构及功能划分 |
| 3.1.3 工作流程 |
| 3.2 光源编码 |
| 3.2.1 发光编码 |
| 3.2.2 存储控制 |
| 3.2.3 流量控制 |
| 3.3 探测器模型 |
| 3.4 探测器控制 |
| 3.5 QKD协处理器 |
| 3.5.1 QKD协处理器结构 |
| 3.5.2 基矢比对 |
| 3.5.3 密钥累积 |
| 3.5.4 密钥纠错 |
| 3.5.5 隐私放大 |
| 3.5.6 密钥下发 |
| 3.5.7 身份认证 |
| 3.5.8 存储空间分配 |
| 3.5.9 复分接 |
| 3.6 TCP/IP卸载引擎 |
| 3.6.1 TOE整体结构 |
| 3.6.2 MAC模块 |
| 3.6.3 ARP模块 |
| 3.6.4 IP模块 |
| 3.6.5 ICMP模块 |
| 3.6.6 UDP模块 |
| 3.6.7 TCP模块 |
| 3.7 CPU及其子系统 |
| 3.7.1 中央处理器 |
| 3.7.2 互联总线 |
| 3.7.3 低速外设 |
| 第4章 QKD_SOC验证 |
| 4.1 验证目标 |
| 4.2 TCP/IP卸载引擎验证 |
| 4.3 CPU子系统验证 |
| 4.4 QKD子系统验证 |
| 4.5 QKD业务验证 |
| 4.6 验证总结 |
| 第5章 芯片测试 |
| 5.1 QKD_SOC芯片 |
| 5.2 芯片测试大纲 |
| 5.3 测试板 |
| 5.3.1 测试板结构 |
| 5.3.2 核心板功能 |
| 5.4 芯片测试项目 |
| 5.4.1 系统启动测试 |
| 5.4.2 JTAG调试模式测试 |
| 5.4.3 CPU子系统测试 |
| 5.4.4 调试网口测试 |
| 5.4.5 密钥协商网口测试 |
| 5.4.6 QKD子系统测试 |
| 5.5 测试总结 |
| 第6章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的研究成果 |
（5）面向调焦调平的多核DSP图像处理研究与实现（论文提纲范文）
| 致谢 |
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 调焦调平概述 |
| 1.2 课题研究背景与意义 |
| 1.3 国内外研究现状 |
| 1.3.1 多核DSP发展现状 |
| 1.3.2 图像处理技术发展现状 |
| 1.4 本文主要研究工作与章节安排 |
| 第二章 系统总体方案与关键技术研究 |
| 2.1 需求分析与调研 |
| 2.1.1 主控微处理器调研 |
| 2.1.2 C6x系列DSP调研 |
| 2.2 系统总体方案设计 |
| 2.3 关键技术研究 |
| 2.3.1 SYS/BIOS实时操作系统 |
| 2.3.2 核间通信技术 |
| 2.3.3 C6678 中断系统 |
| 2.3.4 Rapid IO传输技术 |
| 2.3.5 EMIF总线 |
| 2.3.6 SPI总线 |
| 2.3.7 多核DSP自启动技术 |
| 2.4 本章小结 |
| 第三章 图像处理系统实现 |
| 3.1 硬件设计与研究 |
| 3.1.1 硬件需求与框架 |
| 3.1.2 关键电路模块设计 |
| 3.2 算法研究与实现 |
| 3.2.1 算法概述 |
| 3.2.2 离焦量计算 |
| 3.2.3 倾斜量计算 |
| 3.3 图像数据传输实现 |
| 3.4 关键外设驱动开发 |
| 3.4.1 Nand Flash |
| 3.4.2 DDR3 |
| 3.4.3 EMIF16 FPGA |
| 3.5 多核DSP自启动实现 |
| 3.6 软件离线升级实现 |
| 3.7 本章小结 |
| 第四章 系统调试与验证 |
| 4.1 图像数据传输测试 |
| 4.1.1 数据传输正确性测试 |
| 4.1.2 SRIO接口速率测试 |
| 4.2 关键外设功能测试 |
| 4.2.1 Nand Flash读写测试 |
| 4.2.2 DDR3 读写测试 |
| 4.3 多核自启动测试 |
| 4.4 调焦调平系统性能测试 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 全文总结 |
| 5.2 展望 |
| 参考文献 |
| 附录1 英文缩略词 |
| 附录2 图像处理系统硬件电路 |
| 攻读硕士学位期间的学术活动及成果情况 |
（6）基于多传感器信息融合的AGV导航系统研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景、目的与意义 |
| 1.1.1 课题研究背景 |
| 1.1.2 课题研究目的 |
| 1.1.3 课题研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 AGV国内外研究现状 |
| 1.2.2 信息融合国内外研究现状 |
| 1.3 主要研究内容 |
| 1.4 论文结构框架 |
| 第2章 AGV系统总体结构设计 |
| 2.1 AGV系统总体设计方案 |
| 2.1.1 AGV的需求分析和研究技术路线 |
| 2.1.2 AGV系统整体的结构设计 |
| 2.2 AGV的工作原理和控制流程 |
| 2.2.1 AGV的工作原理 |
| 2.2.2 AGV的控制流程设计 |
| 2.3 AGV的车体结构设计 |
| 2.3.1 AGV车体结构设计 |
| 2.3.2 AGV动力系统设计 |
| 2.3.3 AGV控制模块设计 |
| 2.4 AGV各模块主要器件选型 |
| 2.4.1 微处理器和通信模块选型 |
| 2.4.2 电机及其驱动器选型 |
| 2.4.3 传感器和电源选型 |
| 2.5 AGV控制系统硬件电路设计 |
| 2.5.1 控制系统电路结构设计 |
| 2.5.2 微处理器单元及其周围电路 |
| 2.5.3 电源管理单元电路 |
| 2.5.4 数据采集和滤波单元电路 |
| 2.5.5 接口单元及人机交互单元电路 |
| 2.6 本章小结 |
| 第3章 多传感器AGV融合定位技术 |
| 3.1 引言 |
| 3.2 AGV栅格地图的建立 |
| 3.2.1 几种常见的AGV地图 |
| 3.2.2 栅格地图创建方法 |
| 3.3 基于激光雷达的地图构建和定位方法 |
| 3.3.1 激光雷达SLAM方法 |
| 3.3.2 特征提取技术研究 |
| 3.4 基于改进AMCL算法的测距定位数据融合技术 |
| 3.5 本章小结 |
| 第4章 AGV全局导航信息融合技术 |
| 4.1 AGV全局导航方法 |
| 4.2 惯性导航技术 |
| 4.2.1 硬件介绍和算法简介 |
| 4.2.2 姿态解算算法研究 |
| 4.2.3 姿态实验分析 |
| 4.2.4 航迹推算定位算法研究 |
| 4.2.5 航迹实验验证分析 |
| 4.3 基于模糊PID的 AGV控制技术 |
| 4.3.1 AGV运动模型建立 |
| 4.3.2 模糊PID控制器设计 |
| 4.3.3 仿真与实验 |
| 4.4 AGV导航数据的信息融合方法 |
| 4.4.1 传感器信息融合层次分析 |
| 4.4.2 基于卡尔曼滤波的多传感器导航信息融合模型 |
| 4.4.3 实验仿真和分析 |
| 4.5 激光雷达和红外传感器相融合的避障策略 |
| 4.5.1 避障策略融合结构 |
| 4.5.2 障碍检测与碰撞类型 |
| 4.5.3 避障策略 |
| 4.5.4 动态避障 |
| 4.6 本章小结 |
| 第5章 AGV系统调试及测试分析 |
| 5.1 AGV小车和各项指标参数 |
| 5.2 AGV上位机软件系统的设计 |
| 5.2.1 功能需求分析 |
| 5.2.2 软件系统环境搭建 |
| 5.2.3 软件系统各功能模块设计 |
| 5.3 AGV系统测试与验证 |
| 5.3.1 测试环境搭建与建模 |
| 5.3.2 AGV实验与分析 |
| 5.4 本章小结 |
| 第6章 总结及展望 |
| 6.1 总结 |
| 6.2 后续工作展望 |
| 参考文献 |
| 致谢 |
| 在学期间主要科研成果 |
（7）伽马-伽马对撞机读出电子学系统研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 引言 |
| 1.1. 粒子对撞机 |
| 1.2. 伽马-伽马对撞机 |
| 1.2.1. 伽马-伽马对撞机介绍 |
| 1.2.2. 我国正在预研的伽马-伽马对撞机 |
| 1.3. 本论文研究内容及结构安排 |
| 参考文献 |
| 第二章 γγ对撞机读出方案设计 |
| 2.1. γγ对撞机探测器介绍 |
| 2.2. 电子学读出需求 |
| 2.3. 国际上类似实验读出方案研究 |
| 2.3.1. 基于高速ADC的波形数字化技术 |
| 2.3.2. 基于SCAASIC的波形数字化技术 |
| 2.4. γγ对撞机读出电子学方案 |
| 2.5. 本章小结 |
| 参考文献 |
| 第三章 读出系统关键技术验证 |
| 3.1. 读出电子学设计 |
| 3.1.1. SCAASIC选型 |
| 3.1.2. ADC选型 |
| 3.1.3. 时钟部分设计 |
| 3.1.4. 模拟缓冲单元 |
| 3.1.5. FPGA选型和逻辑设计 |
| 3.1.6. 其他部分设计 |
| 3.1.7. 后端电子学 |
| 3.2. 电子学验证结果 |
| 3.2.1. 时钟测试 |
| 3.2.2. 通道噪声测试 |
| 3.2.3. SCA采样间隔测试 |
| 3.3. 本章小结 |
| 参考文献 |
| 第四章 方案原型读出电子学设计 |
| 4.1. 电子学系统设计 |
| 4.1.1. 前端电子学 |
| 4.1.2. 后端电子学 |
| 4.2. 数据采集软件设计 |
| 4.3. 电子学性能测试 |
| 4.3.1. 通道基线测试 |
| 4.3.2. 采样间隔测试 |
| 4.3.3. 光纤链路测试 |
| 4.3.4. 以太网数据传输测试 |
| 4.4. 本章小结 |
| 参考文献 |
| 第五章 探测器联调测试 |
| 5.1. 粒子甄别测试 |
| 5.2. 探测器系统联调测试 |
| 5.3. 本章小结 |
| 参考文献 |
| 第六章 总结与展望 |
| 6.1. 总结 |
| 6.2. 展望 |
| 附录1 前端电子学实物图 |
| 附录2 后端电子学实物图 |
| 致谢 |
| 在读期间发表的学术论文 |
（9）基于40nm CMOS工艺的32位RISC处理器核设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.3 设计方法 |
| 1.4 研究内容和设计指标 |
| 1.5 本文主要内容和结构安排 |
| 第二章 RISC处理器组成与指令级并行 |
| 2.1 MIPS处理器介绍 |
| 2.1.1 哈佛架构处理器 |
| 2.1.2 MIPS32五级流水处理器结构 |
| 2.2 MIPS32指令介绍 |
| 2.3 MIPS32寄存器堆 |
| 2.4 MIPS32寻址方式 |
| 2.5 指令级并行与动态多发射处理器 |
| 2.5.1 处理器性能评价 |
| 2.5.2 指令级并行 |
| 2.5.3 指令间的相关性和流水线冒险 |
| 2.5.4 动态调度多发射处理器 |
| 2.6 本章小结 |
| 第三章 处理器数据通路设计 |
| 3.1 数据通路与ALU结构介绍 |
| 3.2 逻辑运算电路 |
| 3.3 CLZ运算电路 |
| 3.4 对数移位器电路 |
| 3.5 加法器 |
| 3.5.1 全加器 |
| 3.5.2 行波进位加法器与进位链 |
| 3.5.3 超前进位加法器 |
| 3.5.4 并行前缀加法器与Brent-Kung树算法 |
| 3.6 乘法器 |
| 3.6.1 乘法算法与并行乘法器 |
| 3.6.2 Booth编码算法 |
| 3.6.3 Wallace树型乘法器 |
| 3.7 除法器 |
| 3.7.1 不恢复余数除法算法 |
| 3.7.2 阵列式除法器 |
| 3.8 本章小结 |
| 第四章 处理器控制通路设计 |
| 4.1 M-CORE总体结构与流水线划分 |
| 4.1.1 M-Core总体结构 |
| 4.1.2 M-Core流水线划分 |
| 4.2 高速缓存模块 |
| 4.2.1 Cache组成结构 |
| 4.2.2 Cache电路实现 |
| 4.2.3 Cache读写控制器 |
| 4.3 取指令模块设计 |
| 4.3.1 动态分支预测电路 |
| 4.3.2 取指令模块整体设计 |
| 4.4 译码模块设计 |
| 4.4.1 译码电路设计 |
| 4.4.2 寄存器重命名 |
| 4.4.3 FIFO设计 |
| 4.5 发射模块设计 |
| 4.5.1 发射模块总体电路设计 |
| 4.5.2 发射队列设计 |
| 4.5.3 仲裁与唤醒电路 |
| 4.6 重排序与提交模块设计 |
| 4.7 异常处理模块 |
| 4.8 本章小结 |
| 第五章 仿真与验证 |
| 5.1 M-CORE处理器RTL功能仿真 |
| 5.1.1 测试平台介绍 |
| 5.1.2 测试功能点 |
| 5.1.3 仿真结果与分析 |
| 5.1.4 代码覆盖率分析 |
| 5.2 本章小结 |
| 第六章 逻辑综合与后端设计 |
| 6.1 M-CORE处理器的逻辑综合 |
| 6.1.1 逻辑综合工作流程 |
| 6.1.2 逻辑综合约束 |
| 6.1.3 逻辑综合结果 |
| 6.2 M-Core处理器后端设计 |
| 6.2.1 后端设计流程 |
| 6.2.2 版图设计 |
| 6.2.3 物理验证与后仿真 |
| 6.2.4 指标对比 |
| 6.3 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 致谢 |
| 攻读硕士学位期间发表的论文 |
（10）高精度GNSS载波相位差分定位技术（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 论文研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 GNSS接收机技术 |
| 1.2.2 GNSS接收机射频前端技术 |
| 1.2.3 多频载波相位整周模糊度解算方法 |
| 1.3 论文主要内容及章节安排 |
| 第二章 多频段GNSS载波相位差分信号处理研究 |
| 2.1 引言 |
| 2.2 GNSS载波相位差分信号处理技术原理 |
| 2.2.1 接收机射频前端系统基本结构特性 |
| 2.2.2 镜像干扰抑制与中频频率选取研究 |
| 2.2.3 射频前端主要性能指标 |
| 2.3 多频段GNSS接收机射频前端设计 |
| 2.3.1 总体方案设计 |
| 2.3.2 通道预算 |
| 2.3.3 系统谐波仿真与分析 |
| 2.4 GNSS接收机基带数字信号处理 |
| 2.4.1 GNSS信号快速捕获 |
| 2.4.2 GNSS信号的跟踪 |
| 2.4.3 导航电文解调 |
| 2.5 本章小结 |
| 第三章 高精度RTK定位快速解算方法研究 |
| 3.1 引言 |
| 3.2 多频GNSS观测模型与整周模糊度快速固定方法 |
| 3.2.1 多频GNSS观测模型推导 |
| 3.2.2 GNSS载波相位整周模糊度固定方法 |
| 3.3 GNSS载波相位整周模糊度快速解算 |
| 3.3.1 整周模糊度快速解算思路 |
| 3.3.2 卡尔曼滤波估计 |
| 3.3.3 改进TCAR模糊度解算 |
| 3.3.4 实验与分析 |
| 3.4 本章小结 |
| 第四章 高精度GNSS接收机系统设计与实验 |
| 4.1 引言 |
| 4.2 嵌入式GNSS接收机系统设计 |
| 4.2.1 系统设计原理 |
| 4.2.2 基于Cortex-A8 主控单元与外围接口电路设计 |
| 4.2.3 智能操作系统移植及SDK开发设计 |
| 4.3 GNSS接收机设计与实验 |
| 4.4 本章小结 |
| 总结与展望 |
| 参考文献 |
| 攻读学位期间发表的成果 |
| 致谢 |
四、我国嵌入式CPU芯片在清华大学研制成功（论文参考文献）
- [1]基于卷积神经网络的手语识别算法研究及部署[D]. 赵金龙. 哈尔滨工程大学, 2021
- [2]CAFe机器保护系统关键技术研究[D]. 程艺. 中国科学院大学(中国科学院近代物理研究所), 2021(01)
- [3]HIAF同步定时系统原型设计及验证[D]. 葛良. 中国科学院大学(中国科学院近代物理研究所), 2021(01)
- [4]量子密钥分发专用数据处理芯片关键技术研究[D]. 钟晓东. 中国科学技术大学, 2021(09)
- [5]面向调焦调平的多核DSP图像处理研究与实现[D]. 罗环. 合肥工业大学, 2021
- [6]基于多传感器信息融合的AGV导航系统研究[D]. 周胜国. 齐鲁工业大学, 2021(10)
- [7]伽马-伽马对撞机读出电子学系统研究[D]. 朱丹阳. 中国科学技术大学, 2020(01)
- [8]迎接开源芯片新潮流[J]. 倪光南. 软件和集成电路, 2020(08)
- [9]基于40nm CMOS工艺的32位RISC处理器核设计[D]. 胡文轩. 东南大学, 2020
- [10]高精度GNSS载波相位差分定位技术[D]. 姚可星. 广东工业大学, 2020(06)